[发明专利]半导体器件及其制造方法在审
申请号: | 201811062244.7 | 申请日: | 2018-09-12 |
公开(公告)号: | CN109585557A | 公开(公告)日: | 2019-04-05 |
发明(设计)人: | 柳川洋 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L27/088;H01L21/8234 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 李辉;张昊 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 垂直沟槽 双向开关 源极区域 杂质区域 栅极沟槽 制造工艺 电耦合 邻接 侧壁 减小 制造 配置 | ||
1.一种半导体器件,具有双向开关,所述半导体器件包括:
半导体衬底,具有彼此相对的第一表面和第二表面,并且具有从所述第一表面朝向所述第二表面延伸的第一栅极沟槽;
第一晶体管元件,包括位于所述第二表面中的第一导电类型的第一漏极区域、位于所述第一表面中的所述第一导电类型的第一源极区域、以及位于所述第一栅极沟槽内的第一栅电极,并且被包括在所述双向开关中;以及
第二导电类型的第一杂质区域,所述第一杂质区域在用于所述第一晶体管元件的区域外邻接在所述第一栅极沟槽的侧壁上,并且电耦合至所述第一源极区域。
2.根据权利要求1所述的半导体器件,
所述半导体衬底具有从所述第一表面朝向所述第二表面延伸的第二栅极沟槽;
所述半导体器件还包括:
第二晶体管元件,包括位于所述第二表面中的所述第一导电类型的第二漏极区域、位于所述第一表面中的所述第一导电类型的第二源极区域、以及位于所述第二栅极沟槽内的第二栅电极,并且被包括在所述双向开关中;以及
所述第二导电类型的第二杂质区域,所述第二杂质区域在用于所述第二晶体管元件的区域外邻接在所述第二栅极沟槽的侧壁上,并且电耦合至所述第二源极区域。
3.根据权利要求2所述的半导体器件,其中所述第一杂质区域和所述第二杂质区域彼此分离。
4.根据权利要求1所述的半导体器件,还包括:
所述第二导电类型的基极区域,与所述第一源极区域组成PN结,并且面对所述第一栅电极且与所述第一栅电极绝缘,
其中所述第一杂质区域距离所述第一表面具有与所述基极区域相同的深度,并且具有与所述基极区域相同的杂质浓度。
5.根据权利要求1所述的半导体器件,还包括:
所述第二导电类型的基极区域,与所述第一源极区域组成PN结,并且面对所述第一栅电极且与所述第一栅电极绝缘,
其中所述第一杂质区域距离所述第一表面具有大于所述基极区域的深度,并且具有低于所述基极区域的杂质浓度。
6.根据权利要求5所述的半导体器件,还包括:
源极电极,位于所述第一表面之上;
第一导电层,耦合至所述源极电极和所述第一源极区域;以及
第二导电层,耦合至所述源极电极和所述第一杂质区域,
其中所述第一导电层从所述第一表面比所述第二导电层更深地延伸到所述半导体衬底中。
7.根据权利要求5所述的半导体器件,还包括:
栅极绝缘层,位于所述第一栅极沟槽的壁面与所述第一栅电极之间,
其中所述栅极绝缘层在从所述第一表面到第一深度的第一区域中具有第一厚度,并且在从所述第一深度到更接近所述第二表面的第二深度的第二区域中具有第二厚度,所述第二厚度大于所述第一厚度,并且
其中所述第一杂质区域从所述第一表面延伸到比所述第一深度更接近所述第二表面的深度位置。
8.根据权利要求2所述的半导体器件,还包括:
所述第二导电类型的第一基极区域,与所述第一源极区域组成PN结,并且面对所述第一栅电极且与所述第一栅电极绝缘;
所述第二导电类型的第二基极区域,与所述第二源极区域组成PN结,并且面对所述第二栅电极且与所述第二栅电极绝缘;
所述第二导电类型的第一柱区域,耦合至所述第一基极区域,并且从所述第一基极区域朝向所述第二表面延伸;以及
所述第二导电类型的第二柱区域,耦合至所述第二基极区域,并且从所述第二基极区域朝向所述第二表面延伸。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811062244.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件性能改进
- 下一篇:具有多个栅极结构的LDMOS FINFET结构
- 同类专利
- 专利分类