[发明专利]一种基于FPGA的内存控制方法、装置、设备及介质有效
| 申请号： | 201811050873.8 | 申请日： | 2018-09-10 |
| 公开（公告）号： | CN109213722B | 公开（公告）日： | 2022-07-08 |
| 发明（设计）人： | 王江为 | 申请（专利权）人： | 郑州云海信息技术有限公司 |
| 主分类号： | G06F15/17 | 分类号： | G06F15/17;G06F13/38 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 罗满 |
| 地址： | 450018 河南省郑州市*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga 内存 控制 方法 装置 设备 介质 | ||
1.一种基于FPGA的内存控制方法，其特征在于，包括：
接收传入的内存控制指令，并利用串并转换电路将所述内存控制指令转换为并行数据；
分别依照CPU时钟频率对各所述并行数据进行单独的校验编码，生成相应的编码指令片段；
将各所述编码指令片段传输至并串转换电路，并通过所述并串转换电路将各所述编码指令片段传输至内存，以根据各所述编码指令片段的整体内容对所述内存进行读写控制。
2.根据权利要求1所述的方法，其特征在于，所述串并转换电路具体为ISERDES原语电路；所述并串转换电路具体为OSERDES原语电路。
3.根据权利要求1所述的方法，其特征在于，所述分别对各所述并行数据进行单独的校验编码具体为：
分别对各所述并行数据进行单独的ECC校验编码。
4.根据权利要求1所述的方法，其特征在于，所述内存具体为DDR内存。
5.根据权利要求1至4任意一项所述的方法，其特征在于，所述接收传入的内存控制指令具体为：
接收由CPU传入的所述内存控制指令。
6.一种基于FPGA的内存控制装置，其特征在于，包括：
串并转换模块，用于接收传入的内存控制指令，并利用串并转换电路将所述内存控制指令转换为并行数据；
单独编码模块，用于分别依照CPU时钟频率对各所述并行数据进行单独的校验编码，生成相应的编码指令片段；
并串转换模块，用于将各所述编码指令片段传输至并串转换电路，并通过所述并串转换电路将各所述编码指令片段传输至内存，以根据各所述编码指令片段的整体内容对所述内存进行读写控制。
7.一种基于FPGA的内存控制设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至5任一项所述的基于FPGA的内存控制方法的步骤。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述的基于FPGA的内存控制方法的步骤。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司，未经郑州云海信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811050873.8/1.html，转载请声明来源钻瓜专利网。
