[发明专利]制造半导体器件过程中从硅-锗/硅叠层中相对于硅-锗合金选择性去除硅的蚀刻溶液

说明书

本文公开了一种适合于从微电子器件中相对于硅‑锗而选择性地去除硅的蚀刻组合物，其包含水；季铵氢氧化物和胺化合物中的至少一者；水混溶性溶剂；任选地表面活性剂和任选地腐蚀抑制剂；以及使用该蚀刻组合物进行选择性去除的方法。

相关申请的交叉引用

本申请要求2017年8月25日提交的美国临时申请62/550,491的优先权，其全部内容出于所有允许的目的通过引用并入本文。

技术领域

本发明涉及用于制造半导体器件的水性蚀刻溶液。更具体地，本发明提供一种水性蚀刻溶液，其表现出在硅-锗/硅复合半导体器件中提高的硅相对于硅-锗合金的蚀刻选择性。

背景技术

随着超高密度集成电路的不断缩小尺寸和对速度和功能的越来越苛刻的要求，传统的平面金属氧化物半导体场效应晶体管(MOSFET)面临着诸如栅氧化物厚度的缩放和沟道区上的栅电极的静电控制的问题的日益严峻的挑战。通过将栅电极包绕在鳍形沟道的三个侧面上，鳍式场效应晶体管(FinFET)表现出相对于平面栅型MOSFET设计改进的控制。

GAA MOSFET类似于FinFET，但是具有对沟道进行更高静电控制的潜力，因为栅电极完全围绕沟道。在GAA MOSFET中，沟道区基本上是纳米线。纳米线沟道通常具有数十纳米(nm)或更小的厚度(或直径)并且具有不受约束的长度。纳米线沟道通常水平地悬置于GAAMOSFET的大得多的源区和漏区之间并且锚定于其上。

可以利用完全相容的CMOS技术在本体硅衬底上制造GAA MOSFET。在GAA MOSFET中形成沟道区的典型制造方法包括外延生长夹在本体衬底顶部上的沟道层之间的牺牲层的叠层(外延叠层(epi-stack))。牺牲层和沟道层由两种不同的材料组成，使得选择性蚀刻可以去除牺牲层。

举例来说，外延叠层可以由交替的硅(Si)和硅-锗合金(SiGe)层形成，其中Si层是牺牲层，SiGe层是沟道层。然后可以通过选择性蚀刻(例如，通过诸如TMAH的湿法蚀刻工艺)去除Si层，由于构成牺牲层和衬底的材料的相似性，所述蚀刻也无意地将沟槽凹陷到本体衬底中。SiGe层随后可以形成为悬在沟槽上的纳米线沟道。然后在SiGe纳米线沟道周围和衬底的凹陷沟槽上设置薄的栅电介质。然后将金属布置在电介质上以形成GAA MOSFET的金属栅电极。

已经报道了多种碱性蚀刻剂用于湿法蚀刻硅，TMAH和氢氧化铵是最常用的硅蚀刻剂，这是因为它们在Si和SiO₂之间已知的高选择性；然而，在用于相对于SiGe选择性蚀刻硅的工艺中时，这些蚀刻剂在从SiGe/Si叠层释放Si时具有低的水平蚀刻能力的问题。

对于下一代器件，特别是在GAA器件制造中，沟道长度的目标是约5～10nm，因此对硅牺牲层的蚀刻速率控制以产生SiGe纳米线保护是非常重要的。如果制剂不能提供高的蚀刻选择性，则结果将是不完全蚀刻的牺牲层(Si)释放或SiGe纳米线损坏。

因此，本领域需要一种硅蚀刻剂组合物和使用该组合物在GAAMOSFET中形成例如纳米线沟道的方法，其在去除牺牲层的过程中提供更好的蚀刻工艺控制，而很少有或没有沟槽形成或对纳米线结构的损坏。

发明内容

在一个方面，本发明提供一种适合于从微电子器件中相对于硅-锗而选择性地去除硅的蚀刻溶液，所述蚀刻溶液包含：水；季铵氢氧化物和胺化合物中的至少一者；水混溶性溶剂；任选地表面活性剂；和任选地腐蚀抑制剂。