[发明专利]移位寄存器及其驱动方法、栅极驱动电路、显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括：

输入模块，与所述移位寄存器的输入端、第一时钟端和第一节点相连，用于在输入阶段响应于所述第一时钟端提供的第一电平信号的控制，将所述输入端与所述第一节点导通；

第一稳压模块，与所述第一节点、第二节点和所述移位寄存器的中间输出端相连，用于在输入阶段将第一节点与第二节点导通，并稳定所述第二节点和所述中间输出端之间的电压；

第一上拉控制模块，与所述中间输出端、所述第二节点和第二时钟端相连，响应于所述第二节点电位的控制，用于在输入阶段和复位阶段将所述第二时钟端提供的第二电平信号传输至所述中间输出端；并在输出阶段将所述第二时钟端提供的第一电平信号传输至所述中间输出端；

上拉模块，与所述中间输出端、移位寄存器的最终输出端和提供第二电平信号的第二电平端相连，用于在输出阶段响应于所述中间输出端电位的控制，将所述第二电平端与所述最终输出端导通；

第一下拉控制模块，与所述中间输出端、第三节点、第三时钟端、所述第二电平端和提供第一电平信号的第一电平端相连，用于在输出阶段响应于所述中间输出端电位的控制，将所述第二电平端与所述第三节点导通；并在输入阶段和复位阶段响应于第三时钟端提供的第一电平信号的控制，将所述第一电平端与所述第三节点导通；

第二稳压模块，与下级节点连接端、所述最终输出端和所述第三节点相连，用于在输出阶段和复位阶段响应于下级节点连接端提供的第一电平信号的控制，稳定所述最终输出端与所述第三节点之间的电压；

下拉晶体管，其栅极与所述第三节点相连，第一极与所述第一电平端相连，第二极与所述最终输出端相连。

2.根据权利要求1所述的移位寄存器，其特征在于，所述第二稳压模块还用于在第一下拉阶段响应于下级节点连接端提供的第一电平信号的控制，稳定所述最终输出端与所述第三节点之间的电压；

所述移位寄存器还包括：

第二上拉控制模块，与所述第一时钟端、所述第一节点、所述第一电平端和第四节点相连，用于在输出阶段响应于所述第一节点电位的控制，将所述第一时钟端提供的第二电平信号传输至所述第四节点；并在第一下拉阶段响应于所述第一时钟端提供的第一电平信号的控制，将所述第一电平端与所述第四节点导通；

第三稳压模块，与所述第二电平端和所述第四节点相连，用于稳定所述第二电平端与所述第四节点之间的电压；

第三上拉控制模块，与所述第四节点、所述第二电平端和所述中间输出端相连，用于在第一下拉阶段和第二下拉阶段响应于所述第四节点电位的控制，将所述第二电平端与所述中间输出端导通；

第二下拉控制模块，与所述第三节点和第四时钟端相连，响应于所述第四节点的电位的控制，用于在所述第四时钟端提供的信号从第一下拉阶段的第二电平信号变为第二下拉阶段的第一电平信号时，稳定所述第三节点和所述第四时钟端之间的电压。

3.根据权利要求1或2所述的移位寄存器，其特征在于，所述输入模块包括第一晶体管，所述第一晶体管的栅极与所述第一时钟端相连，所述第一晶体管的第一极与所述移位寄存器的输入端相连，所述第一晶体管的第二极与所述第一节点相连。

4.根据权利要求1或2所述的移位寄存器，其特征在于，所述第一稳压模块包括第一电容和第二晶体管，

所述第一电容的两端分别与所述第二节点和所述中间输出端相连；

所述第二晶体管的栅极与所述第一电平端相连，所述第二晶体管的第一极与所述第二节点相连，所述第二晶体管的第二极与所述第一节点相连。

5.根据权利要求1或2所述的移位寄存器，其特征在于，所述第一上拉控制模块包括第三晶体管，所述第三晶体管的栅极与所述第二节点相连，所述第三晶体管的第一极与所述中间输出端相连，所述第三晶体管的第二极与所述第二时钟端相连。

6.根据权利要求1或2所述的移位寄存器，其特征在于，所述上拉模块包括第四晶体管，所述第四晶体管的栅极与所述中间输出端相连，所述第四晶体管的第一极与所述第二电平端相连，所述第四晶体管的第二极与所述最终输出端相连。