[发明专利]集成电路、非暂时性计算机可读介质以及计算系统

权利要求书

1.一种集成电路，所述集成电路包括被配置为同步于时钟信号来操作的第一同步电路，所述第一同步电路包括：

选择器，包括第一输入端子、第二输入端子和第三输入端子，第一输入端子被配置为接收第一输入信号，第二输入端子被配置为接收第二输入信号，第三输入端子被配置为接收扫描使能信号，扫描使能信号指示第一同步电路在扫描测试模式和功能操作模式中的一个模式中操作；以及

可重构锁存器，被配置为在在扫描测试模式中操作为触发器和在功能操作模式中操作为锁存器之间选择性地切换，使得在扫描测试模式中可重构锁存器输出与第一输入信号对应的第一输出信号，并且在功能操作模式中可重构锁存器输出与第二输入信号对应的第二输出信号。

2.根据权利要求1所述的集成电路，其中，可重构锁存器包括：

第一节点，被配置为输出第一输出信号；以及

第二节点，被配置为输出第二输出信号。

3.根据权利要求1所述的集成电路，其中，

选择器被配置为响应于扫描使能信号选择第一输入信号和第二输入信号中的一个作为第一内部信号输出，并且可重构锁存器包括：

主锁存器，被配置为基于时钟信号来锁存第一内部信号以输出第二内部信号；以及

从锁存器，被配置为基于时钟信号来锁存第二内部信号。

4.根据权利要求3所述的集成电路，其中，

从锁存器被配置为接收扫描使能信号，并且

从锁存器被配置为基于扫描使能信号选择性地锁存第二内部信号。

5.根据权利要求4所述的集成电路，其中，在功能操作模式中，集成电路被配置为阻止第二内部信号输入到从锁存器。

6.根据权利要求4所述的集成电路，其中，在功能操作模式中，集成电路被配置为阻止时钟信号输入到从锁存器。

7.根据权利要求3所述的集成电路，其中，

主锁存器和从锁存器各自包括多个晶体管，并且

从锁存器的所述多个晶体管中的每个晶体管的阈值电压高于主锁存器的所述多个晶体管中的每个晶体管的阈值电压。

8.根据权利要求3所述的集成电路，其中，

在扫描测试模式中，从锁存器被配置为输出第一输出信号，并且

在功能操作模式中，主锁存器被配置为输出第二输出信号。

9.根据权利要求1所述的集成电路，其中，

触发器是负边沿触发器，并且

可重构锁存器包括高电平有效锁存器。

10.根据权利要求1所述的集成电路，其中，

触发器是正边沿触发器，并且

可重构锁存器包括低电平有效锁存器。

11.根据权利要求1所述的集成电路，所述集成电路还包括：

第二同步电路，被配置为，

基于扫描使能信号在扫描测试模式和功能操作模式之间切换，

在扫描测试模式中，基于第三输入信号同步于时钟信号而输出第三输出信号，第三输入信号是从第一同步电路输出的第一输出信号，并且

在功能操作模式中，基于接收的第四输入信号输出第四输出信号。

12.一种存储标准单元库的非暂时性计算机可读介质，标准单元库包括关于多个标准单元的信息，标准单元库在由处理器执行时将处理器配置为设计包括同步于时钟信号来操作的同步电路的集成电路，同步电路包括：

可重构锁存器，被配置为响应于扫描使能信号，在在扫描测试模式中操作为触发器和在功能操作模式中操作为锁存器之间选择性地切换，使得在扫描测试模式中可重构锁存器输出与第一输入信号对应的第一输出信号，并且在功能操作模式中可重构锁存器输出与第二输入信号对应的第二输出信号。