[发明专利]一种振荡器电路

权利要求书

1.一种振荡器电路，其特征在于，包括：自启动电路、自适应电流产生电路、电容充放电电路和时钟产生逻辑电路，其中：

所述自启动电路包括：第一端、第二端、第三端和第四端；所述自适应电流产生电路包括：第一端、第二端、第三端、第四端和第五端；所述电容充放电电路包括：第一端、第二端、第三端、第四端、第五端、第六端、第七端和第八端；所述时钟产生逻辑电路包括：第一端、第二端、第三端、第四端和第五端；

所述自启动电路的第一端、所述自适应电流产生电路的第一端以及所述所述电容充放电电路的第一端与电源端(VDD)相连；所述自启动电路的第二端、所述自适应电流产生电路的第二端以及所述所述电容充放电电路的第二端与接地端(VSS)相连；

所述自启动电路的第三端与所述自适应电流产生电路的第三端相连，所述自启动电路的第四端分别与所述自适应电流产生电路的第四端和所述电容充放电电路的第四端相连；

所述自适应电流产生电路的第五端与所述电容充放电电路的第三端相连，所述电容充放电电路的第五端与所述时钟产生逻辑电路的第三端相连，所述电容充放电电路的第六端与所述时钟产生逻辑电路的第四端相连，所述电容充放电电路的第七端与所述时钟产生逻辑电路的第一端相连，所述电容充放电电路的第八端与所述时钟产生逻辑电路的第二端相连，所述时钟产生逻辑电路的第五端作为所述振荡器电路的输出端输出占空比为50％的周期信号；

所述自适应电流产生电路包括：第二PMOS管(MP2)、第三PMOS管(MP3)、第一NMOS管(MN1)、第二NMOS管(MN2)和第二电阻(R2)，其中：

所述第二PMOS管(MP2)的第一端和所述第三PMOS管(MP3)的第一端作为所述自适应电流产生电路的第一端与所述电源端(VDD)相连；所述第二PMOS管(MP2)的控制端与所述第三PMOS管(MP3)的控制端相连，其公共端与所述第二PMOS管(MP2)的第二端相连；所述第二PMOS管(MP2)的第二端与所述第二NMOS管(MN2)的第一端相连，所述第二NMOS管(MN2)的第二端与所述第二电阻(R2)的第一端相连，所述第二电阻(R2)的第二端和所述第一NMOS管(MN1)的第二端作为所述自适应电流产生电路的第二端与所述接地端(VSS)相连；

所述第一NMOS管(MN1)的第一端与所述第一NMOS管(MN1)的控制端相连，所述第一NMOS管(MN1)的控制端与所述第二NMOS管(MN2)的控制端相连，所述第一NMOS管(MN1)的第一端作为所述自适应电流产生电路的第三端与所述自启动电路的第三端相连；

所述第三PMOS管(MP3)的控制端作为所述自适应电流产生电路的第五端与所述电容充放电电路的第三端相连；

所述电容充放电电路包括：第四PMOS管(MP4)、第五PMOS管(MP5)、第七PMOS管(MP7)、第八PMOS管(MP8)、第三NMOS管(MN3)、第四NMOS管(MN4)和第五NMOS管(MN5)，其中：

所述第四PMOS管(MP4)的第一端、所述第五PMOS管(MP5)的第一端和所述第八PMOS管(MP8)的第一端作为所述电容充放电电路的第一端与所述电源端(VDD)相连；所述第四PMOS管(MP4)的控制端作为所述电容充放电电路的第三端与所述自适应电流产生电路的第五端相连，所述第四PMOS管(MP4)的控制端与所述第五PMOS管(MP5)的控制端相连；所述第四PMOS管(MP4)的第二端与所述第一电容(C1)的第一端相连，所述第一电容(C1)的第二端与所述第五NMOS管(MN5)的第一端相连，所述第五NMOS管(MN5)的第一端与所述第五NMOS管(MN5)的控制端相连；

所述第一电容(C1)的第一端分别与所述第三NMOS管(MN3)的第一端、所述第七PMOS管(MP7)的第一端和所述第四NMOS管(MN4)的控制端相连，所述第七PMOS管(MP7)的第二端与所述所述第三NMOS管(MN3)的第二端相连，其公共端与所述第五NMOS管(MN5)的第一端相连；所述第七PMOS管(MP7)的控制端作为所述电容充放电电路的第五端与所述时钟产生逻辑电路的第三端相连，所述第三NMOS管(MN3)的控制端作为所述电容充放电电路的第六端与所述时钟产生逻辑电路的第四端相连；

所述第四NMOS管(MN4)的第一端分别与所述第五PMOS管(MP5)的第二端和所述第八PMOS管(MP8)的第二端相连，所述第八PMOS管(MP8)的控制端作为所述电容充放电电路的第七端与所述时钟产生逻辑电路的第一端相连，所述第八PMOS管(MP8)的第二端作为所述电容充放电电路的第八端与所述时钟产生逻辑电路的第二端相连。