[发明专利]掩模

说明书

本发明实施例公开一种掩模、其形成方法及一种使用所述掩模制造半导体装置的方法。所述掩模包括衬底、反射性多层式涂层、吸收层及吸收部。所述衬底包括掩模图像区及掩模框架区，其中所述掩模框架区具有与所述掩模图像区相邻的掩模黑色边界区。所述反射性多层式涂层设置在所述衬底之上。所述吸收层设置在所述反射性多层式涂层之上。所述吸收部在所述掩模黑色边界区中设置在所述反射性多层式涂层及所述吸收层中。

技术领域

本发明实施例涉及一种掩模。

背景技术

在半导体装置的制作中利用光刻将图案转印到晶片上。基于各种集成电路(integrated circuit，IC)布局，将图案从光掩模(或掩模版)转印到晶片的表面。随着集成电路芯片的尺寸减小及密度增加，开发出分辨率增强技术(例如光学邻近校正(opticalproximity correction，OPC)、离轴照明(off-axis illumination，OAI)、双偶极子光刻(double dipole lithography，DDL)及相移掩模(phase-shift mask，PSM))来改善焦深(depth of focus，DOF)且因此实现图案到晶片上的更好转印。

发明内容

本发明实施例的一种掩模包括：衬底，包括掩模图像区及掩模框架区，其中所述掩模框架区具有与所述掩模图像区相邻的掩模黑色边界区；反射性多层式涂层，设置在所述衬底之上；吸收层，设置在所述反射性多层式涂层之上；以及吸收部，在所述掩模黑色边界区中设置在所述反射性多层式涂层及所述吸收层中。

附图说明

结合附图阅读以下详细说明，会最佳地理解本发明的各方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的关键尺寸。

图1A是根据本发明一些实施例的掩模的示意性俯视图。

图1B是根据本发明一些实施例的掩模的示意性剖视图。

图2是根据本发明一些实施例制作掩模的方法的流程图。

图3A至图3E是示出根据本发明一些实施例制作掩模的方法的示意性剖视图。

图4是根据本发明一些实施例制作掩模的方法的流程图。

图5是根据本发明一些实施例使用图1A及图1B所示掩模执行曝光的经曝光的晶片的示意性俯视图。

具体实施方式

以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及构造的具体实例以简化本发明。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第二特征形成在第一特征“之上”或第一特征“上”可包括其中第二特征与第一特征被形成为直接接触的实施例，且也可包括其中第二特征与第一特征之间可形成有额外特征、进而使得所述第二特征与所述第一特征可能不直接接触的实施例。另外，本发明可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“在...下方(beneath)”、“在...下面(below)”、“下部的(lower)”、“在...上(on)”、“在...之上(over)”、“上覆(overlying)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示出的一个元件或特征与另一(些)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。