[发明专利]半导体器件

说明书

提供了半导体器件。一种半导体器件包括衬底。该半导体器件包括包含堆叠在衬底上的导电层的堆叠结构。而且，该半导体器件包括穿透堆叠结构的台阶区域的虚设结构。虚设结构的一部分包括第一区段和第二区段。第一区段在平行于衬底的上表面的平面中沿第一方向延伸。第二区段在所述平面中沿交叉第一方向的第二方向从第一区段突出。

技术领域

本发明构思涉及半导体器件及制造其的方法，更具体地，涉及三维半导体器件及制造其的方法。

背景技术

由于用户对高性能和低制造成本的需求，半导体器件已被高度集成。因为半导体器件的集成会是决定产品价格的因素，所以会强烈要求高集成。典型的二维或平面半导体器件的集成主要由单位存储单元所占据的面积决定，使得其极大地受用于形成精细图案的技术水平影响。然而，极度昂贵的工艺设备可用于生产精细图案，这会对增大二维或平面半导体器件的集成设定实际限制。因此，已经提出了具有三维布置的存储单元的三维半导体器件。

发明内容

本发明构思的一些实施方式提供了具有提高的可靠性的半导体器件。

然而，本发明构思的目的不限于以上所提。更确切地，以上未提及的其它目的将由以下描述被本领域技术人员清楚地理解。

根据本发明构思的示例实施方式，一种半导体器件可以包括衬底。该半导体器件可以包括包含堆叠在衬底上的导电层的堆叠结构。而且，该半导体器件可以包括穿透堆叠结构的台阶区域的虚设结构。虚设结构的一部分可以包括第一区段和第二区段。第一区段可以在平行于衬底的上表面的平面中沿第一方向延伸。第二区段可以在所述平面中沿交叉第一方向的第二方向从第一区段突出。

根据本发明构思的示例实施方式，一种半导体器件可以包括包含单元阵列区域和连接区域的衬底。该半导体器件可以包括包含堆叠在衬底上的多个导电层的堆叠结构。所述多个导电层中的第一导电层可以包括垫区域，该垫区域在连接区域上相对于所述多个导电层中的覆于上方的第二导电层突出。该半导体器件可以包括在单元阵列区域上并穿透堆叠结构的垂直存储区域的垂直结构。而且，该半导体器件可以包括穿透垫区域的支撑结构。在水平剖面中，支撑结构的一部分可以包括向内弯曲区段。

根据本发明构思的示例实施方式，一种半导体器件可以包括包含单元阵列区域和连接区域的衬底。该半导体器件可以包括包含堆叠在衬底上的导电层的堆叠结构。导电层可以包括在连接区域上的台阶结构。而且，该半导体器件可以包括在连接区域上并穿透台阶结构的支撑结构。支撑结构可以包括在衬底上的虚设下部半导体图案和在虚设下部半导体图案上的虚设导电垫。在水平剖视图中，虚设导电垫可以包括在第一方向上延伸的第一区段和在第二方向上从第一区段突出的第二区段。第二方向可以交叉第一方向。

更多的细节和更多的示例实施方式被包括在具体实施方式和附图中。

附图说明

图1示出显示了根据本发明构思的示例实施方式的半导体器件的俯视图。

图2A、2B和2C示出分别沿图1的线I-I'、II-II'和III-III'截取的垂直剖视图。

图3A和3B示出分别显示了图2A的部分A和部分B的放大图。

图3C、3D和3E示出分别沿图2A的线C-C'、D-D'和E-E'截取的水平剖视图。

图4A、5A、6A、7A、8A和9A示出显示了根据本发明构思的示例实施方式的制造半导体器件的方法的垂直剖视图。

图4B、5B、6B、7B、8B和9B示出显示了根据本发明构思的示例实施方式的制造半导体器件的方法的垂直剖视图。

图5C、5D和5E示出分别沿图5A的线C-C'、D-D'和E-E'截取的水平剖视图。

图8C和9C示出显示了根据本发明构思的示例实施方式的制造半导体器件的方法的垂直剖视图。

具体实施方式