[发明专利]总线仲裁方法和系统

说明书

本申请属于存储总线技术领域，具体的，涉及对多个主设备访问总线的访问请求的仲裁。本申请具体提供一种总线仲裁方法和系统，包括：一个或多个总线主设备、总线仲裁器和一个或多个总线从设备；总线主设备告知总线仲裁器可以进行总线控制权切换；响应于总线主设备的可以进行总线控制权切换指示，总线仲裁器选择切换或保持具有总线控制权的主设备。采用本发明提供的技术方案优化总线仲裁方式，进一步提高资源利用率。

技术领域

本申请属于存储总线技术领域，具体的，涉及对多个主设备访问总线的访问请求的仲裁。

背景技术

总线是电子设备的重要组成部分。诸如计算机、服务器中使用PCIe总线、USB总线(universal serial bus通用串行总线)来耦合多种外围设备、存储器与CPU。AMBA、Wishbone与Avalon是SoC中常用的总线。

DRAM(Dynamic Random Access Memory，动态随机访问存储器)耦合到总线。主设备通过总线访问DRAM。常见的DRAM类型有SDRAM、DDR SDRAM以及DDR2SDRAM等。DRAM的总线带宽往往决定了系统的最大处理能力。提高DRAM的总线带宽是提高系统处理能力的重要途径。

多种设备耦合到总线.能控制总线并与从设备进行数据交换的耦合到总线的设备称为主设备；不能控制总线，但能通过总线接收访问请求并做出响应的耦合到总线的设备称为从设备。

多种电子设备的芯片中使用总线。以存储设备控制器为例，图1展示了存储设备控制器的总线系统的示意图。

存储设备控制器的总线系统包括耦合到总线102的多个总线主设备101和DRAM103。作为举例，总线主设备101包括前端子系统1011，后端子系统1012与CPU子系统1013。

前端子系统1011例如根据NVMe/PCIe协议同耦合到存储设备的主机交换数据。前端子系统1011写入存储设备的数据被临时存储在DRAM，主机从存储设备读出的数据从DRAM通过前端子系统1011提供给主机。

后端子系统1012例如根据ONFI协议同NVM芯片交换数据。后端子系统1012将DRAM103中的数据提供给NVM芯片，也将从NVM芯片读出的数据存储到DRAM103，并供前端子系统1011使用。

CPU子系统1013在前端子系统1011与后端子系统1012之间生成和/或传递命令，以协调各子系统的工作。

总线102包括前端DMA代理1021、后端DMA代理1022、CPU代理1023和总线仲裁器1024。

为访问DRAM或其他总线设备，前端子系统1011向前端DMA代理1021提供读/写访问命令，后端子系统1012向后端DMA代理1022提供读/写访问命令，CPU子系统1013向CPU代理1023提供读/写访问命令。

发明内容

在使用DRAM作为数据缓存时，前端子系统、后端子系统和/或CPU可能同时访问DRAM。前端DMA代理与后端DMA代理(统称DMA代理)倾向于发出大尺寸的数据包访问DRAM，以传输例如若干KB大小整页数据。CPU主设备倾向于发出相对小尺寸的数据包访问DRAM，以访问例如若干字节大小的代表IO命令的数据结构。在DMA主设备占据总线进行数据传输时，如果CPU需要传输数据，总线仲裁器需要做出选择。如果优先服务来自CPU的总线访问请求，将导致频繁打断DMA主设备的数据传输，切换总线上的读/写操作，造成对总线与DRAM的利用率的较大影响。如果总线仲裁器优先服务于DMA主设备的总线访问请求，将导致CPU的总线访问请求的较大延迟，并影响存储设备的整体性能。

并且，总线仲裁器无法获知前端子系统、后端子系统以及CPU的总线访问的方式，因此难以找到优化的总线仲裁方式，并导致无法获得对DRAM、总线以及各总线部件的有效利用。