[发明专利]级电路以及使用级电路的扫描驱动器

说明书

本发明公开一种级电路以及使用级电路的扫描驱动器。该级电路包括：输出电路，被配置为响应于第一节点的电压和第二节点的电压，而将供给到第二输入端子的第一时钟信号或将供给到第二电力输入端子的第二电源的电压供给到第一输出端子；输入电路，被配置为响应于供给到第一输入端子的移位脉冲或栅极启动脉冲、供给到第三输入端子的第三时钟信号以及供给到第四输入端子的第四时钟信号，而控制第三节点的电压和第四节点的电压；以及第一驱动器，被配置为响应于第三时钟信号以及第三节点的电压和第四节点的电压，而控制第一节点的电压和第二节点的电压。

相关申请的交叉引用

本申请要求2017年7月17日向韩国知识产权局提交的韩国专利申请第10-2017-0090404号的优先权，该韩国专利申请的全部公开内容通过引用并入本文。

技术领域

本公开的实施例的方面涉及级电路和包括该级电路的扫描驱动器。

背景技术

随着信息技术的发展，作为用户与信息之间的连接媒介的显示设备的重要性已经变得越来越明显。由于显示设备的重要性，增加了诸如液晶显示(LCD)设备和有机发光显示设备的各种显示设备的使用。

通常，显示设备包括数据驱动器、扫描驱动器和显示单元，其中数据驱动器被配置为将数据信号供给到数据线，扫描驱动器被配置为将扫描信号供给到扫描线，显示单元包括布置在由扫描线和数据线限定的区域中的像素。

包含在显示单元中的像素在扫描信号被供给到对应的扫描线时被选择，并且被供给有来自相关联的数据线的数据信号。供给有数据信号的像素发射具有与数据信号对应的亮度的光。

扫描驱动器包括耦接到相应的扫描线的级电路。每个级电路被配置为响应于从时序控制器供给的信号，而将扫描信号供给到耦接到该级电路的对应扫描线。

包含在有机发光显示设备中的像素可包括N型晶体管(例如，NMOS晶体管)和/或P型晶体管(例如，PMOS晶体管)，以便降低或最小化漏电流。

发明内容

本发明的实施例的方面涉及利用由P型晶体管形成并且被配置为供给高电平扫描信号的级电路和/或利用由N型晶体管形成并且被配置为供给低电平扫描信号的级电路的像素。

根据本公开的实施例，提供了一种级电路，该级电路包括：输出电路，被配置为响应于第一节点的电压和第二节点的电压，而将供给到第二输入端子的第一时钟信号或将供给到第二电力输入端子的第二电源的电压供给到第一输出端子；输入电路，耦接到第二电力输入端子，并且被配置为响应于供给到第一输入端子的移位脉冲或栅极启动脉冲、供给到第三输入端子的第三时钟信号以及供给到第四输入端子的第四时钟信号，而控制第三节点的电压和第四节点的电压；第一驱动器，耦接到第一电力输入端子和第二电力输入端子，第一电力输入端子被配置为接收第一电源的电压，第一驱动器被配置为响应于第三时钟信号以及第三节点的电压和第四节点的电压，而控制第一节点的电压和第二节点的电压；第二驱动器，耦接到第一电力输入端子，并且被配置为响应于第四时钟信号和第二节点的电压，而将第一电源的电压供给到第四节点；以及第三驱动器，被配置为响应于第四时钟信号和第二节点的电压，而控制第二节点的电压。

在一些实施例中，级电路进一步包括第二输出端子，第二输出端子耦接到第四节点，并且被配置为将第四节点的电压作为移位脉冲供给到随后的级电路。

在一些实施例中，输出电路包括：耦接在第二输入端子与第一输出端子之间的第一晶体管，并且第一晶体管包括耦接到第一节点的栅电极；耦接在第一输出端子与第二电力输入端子之间的第二晶体管，并且第二晶体管包括耦接到第二节点的栅电极；以及耦接在第二输入端子与第一节点之间的第一电容器。

在一些实施例中，第一电容器为第一晶体管的寄生电容器或者为单独的外部电容器。