[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，包括：输入电路、上拉控制电路和输出电路；其中，

所述输入电路配置为接收输入信号且响应于第一时钟信号根据所述输入信号对上拉节点的电平进行控制；

所述上拉控制电路配置为在所述上拉节点的电平以及所述第一时钟信号的控制下，对第一节点的电平进行控制；

所述输出电路配置为接收第一电压端的第一电压，且在所述第一节点的电平的控制下将所述第一电压输出至输出端；

其中，所述第一电压与所述输出电路的导通电压相反。

2.根据权利要求1所述的移位寄存器单元，其中，所述上拉控制电路包括第二节点控制子电路、下拉节点控制子电路、下拉子电路以及第一节点控制子电路；其中，

所述第二节点控制子电路配置为在所述上拉节点的电平和所述第一时钟信号的控制下，对第二节点的电平进行控制；

所述下拉节点控制子电路配置为在所述上拉节点的电平和所述第二节点的电平的控制下，对下拉节点的电平进行控制；

所述下拉子电路配置为在所述下拉节点的电平的控制下，对所述上拉节点的电平进行控制；

所述第一节点控制子电路配置为在所述上拉节点的电平以及所述下拉节点的电平的控制下，对所述第一节点的电平进行控制。

3.根据权利要求1或2所述的移位寄存器单元，其中，所述输入电路包括：

第一晶体管，其中，所述第一晶体管的栅极和第一时钟信号端连接以接收所述第一时钟信号，所述第一晶体管的第一极和输入端连接以接收所述输入信号，所述第一晶体管的第二极和所述上拉节点连接。

4.根据权利要求1或2所述的移位寄存器单元，其中，所述输出电路包括：

第二晶体管，其中，所述第二晶体管的栅极和所述第一节点连接，所述第二晶体管的第一极和所述第一电压端连接以接收所述第一电压，所述第二晶体管的第二极和所述输出端连接。

5.根据权利要求2所述的移位寄存器单元，其中，所述第二节点控制子电路包括：

第三晶体管，其中，所述第三晶体管的栅极和所述上拉节点连接，所述第三晶体管的第一极和所述第一电压端连接以接收所述第一电压，所述第三晶体管的第二极和所述第二节点连接；

第一电容，其中，所述第一电容的第一极和第一时钟信号端连接以接收所述第一时钟信号，所述第一电容的第二极和所述第二节点连接。

6.根据权利要求2所述的移位寄存器单元，其中，所述下拉节点控制子电路包括：

第四晶体管，其中，所述第四晶体管的栅极和所述上拉节点连接，所述第四晶体管的第一极和所述第一电压端连接以接收所述第一电压，所述第四晶体管的第二极和所述下拉节点连接；

第五晶体管，其中，所述第五晶体管的栅极和所述第二节点连接，所述第五晶体管的第一极和第二电压端连接以接收第二电压，所述第五晶体管的第二极和所述下拉节点连接；

第二电容，其中，所述第二电容的第一极和所述下拉节点连接，所述第二电容的第二极和所述第一节点连接。

7.根据权利要求2所述的移位寄存器单元，其中，所述下拉子电路包括：

第六晶体管，其中，所述第六晶体管的栅极和所述下拉节点连接，所述第六晶体管的第一极和所述第一电压端连接以接收所述第一电压，所述第六晶体管的第二极和所述上拉节点连接。

8.根据权利要求2所述的移位寄存器单元，其中，所述第一节点控制子电路包括：

第七晶体管，其中，所述第七晶体管的栅极和所述下拉节点连接，所述第七晶体管的第一极和第二时钟信号端连接以接收第二时钟信号，所述第七晶体管的第二极和所述第一节点连接；

第八晶体管，其中，所述第八晶体管的栅极和所述上拉节点连接，所述第八晶体管的第一极和所述第一电压端连接以接收所述第一电压，所述第八晶体管的第二极和所述第一节点连接；

第三电容，其中，所述第三电容的第一极和所述第一节点连接，所述第三电容的第二极和所述第一电压端连接以接收所述第一电压。