[发明专利]一种板卡内外层时钟信号走线长度的计算方法及系统

说明书

本发明涉及板卡设计技术领域，提供一种板卡内外层时钟信号走线长度的计算方法及系统，方法包括：执行预先生成的时钟信号走线长度计算工具；接收在所述时钟信号走线长度计算工具所对应的板卡布线图界面上的选取待计算走线长度的时钟信号走线的指令；根据选取到的待计算走线长度的时钟信号走线，计算以内层为基准的时钟走线长度或外层为基准的时钟走线长度，从而实现快速换算出走在内层或外层的时钟信号的长度，提高设计效率和检测效率，减少工程师或测试人员手动操作以及手动计算量，降低错误率。

技术领域

本发明属于板卡设计技术领域，尤其涉及一种板卡内外层时钟信号走线长度的计算方法及系统。

背景技术

在服务器板卡高速信号设计过程中，时钟信号的等长设计非常重要，Intel建议参考时钟线到CPU和外围设备的长度差控制在5inch以内。在实际设计过程中，因板卡布局布线空间限制，部分时钟信号线并非从头到尾都是走的表层或者内层，也就是会有一段走在内层，还有一段走在外层。因PCB板内层和外层的信号传输速度不一样，根据PCB板内实际设计的长度进行绕线等长未必会真的达到设计要求。

经仿真测试，表层的传输速度约为内层传输速度的1.1倍。所以在整版的时钟信号绕等长的时候需要将时钟信号统一换算到表层或者统一换算到内层。而这一换算过程需要人工去计算及记录，在设计过程中信号还会有变动的可能，Layout工程师需要不止一次的进行计算、记录及SI工程师不止一次的检查核对，PCB板卡的设计效率明显降低，而且容易出错。

发明内容

本发明的目的在于提供一种板卡内外层时钟信号走线长度的计算方法，旨在解决现有技术中换算时钟信号内外层走线长度的计算，需要不止一次的进行计算、记录及SI工程师不止一次的检查核对，PCB板卡的设计效率明显降低，而且容易出错的问题。

本发明是这样实现的，一种板卡内外层时钟信号走线长度的计算方法，所述方法包括下述步骤：

执行预先生成的时钟信号走线长度计算工具；

接收在所述时钟信号走线长度计算工具所对应的板卡布线图界面上的选取待计算走线长度的时钟信号走线的指令；

根据选取到的待计算走线长度的时钟信号走线，计算以内层为基准的时钟走线长度或外层为基准的时钟走线长度。

作为一种改进的方案，所述方法还包括下述步骤：

预先配置生成时钟信号走线长度计算工具，其中，所述时钟信号走线长度计算工具对应设有所述板卡布线图界面，在所述板卡布线图界面上配置有若干条时钟信号走线，每一条时钟信号走线均可处于选中状态；

在所述时钟信号走线长度计算工具中，配置将走线换算到内层的走线长度计算公式和将走线换算到外层的走线长度计算公式。

作为一种改进的方案，所述根据选取到的待计算走线长度的时钟信号走线，计算以内层为基准的时钟走线长度或外层为基准的时钟走线长度的步骤具体包括下述步骤：

对选取到的待计算走线长度的时钟信号走线进行类型识别，所述类型包括内层时钟信号走线和外层时钟信号走线；

根据获取到的时钟信号走线及其类型，分别计算外层走线长度lM和内层走线长度lS；

根据配置的将走线换算到外层的走线长度计算公式，计算将走线换算到外层的走线长度LM；

根据配置的将走线换算到外层的走线长度计算公式，计算将走线换算到内层的走线长度LS。

作为一种改进的方案，时钟信号在板卡外层传输速度为在板卡内层传输速度的1.1倍；

将走线换算到外层的走线长度LM的计算公式为：LM=lM+lS/1.1；

将走线换算到内层的走线长度LS的计算公式为：LS=lM*1.1+lS。