[发明专利]栅极驱动单元及其驱动方法、栅极驱动电路和显示基板

权利要求书

1.一种栅极驱动单元，其特征在于，包括：移位寄存器和第一输出电路，所述第一输出电路包括：第一控制子电路、第二控制子电路和输出子电路；所述第一控制子电路和所述输出子电路连接于第一节点，所述第一控制子电路、所述第二控制子电路和所述输出子电路连接于第二节点；

所述第一控制子电路与所述移位寄存器的上拉节点、所述移位寄存器的下拉节点、所述第二节点连接，用于响应所述上拉节点的电压、所述下拉节点的电压、所述第二节点的电压的控制，在所述移位寄存器的输出阶段内预设时间段时控制所述第一节点处的电压处于有效电平状态；其中，所述预设时间段包括：连续设置的第一子时间段、第二子时间段和第三子时间段；

所述第二控制子电路与所述下拉节点、所述移位寄存器的驱动信号输出端连接，用于响应所述下拉节点的电压、所述驱动信号输出端提供的电压的控制，在所述第一子时间段和所述第三子时间段时控制所述第二节点处的电压处于非有效电平状态，以及在所述第二子时间段时控制所述第二节点处的电压处于有效电平状态；

所述输出子电路与所述第一节点、所述第二节点、第一信号输出端连接，用于响应所述第一节点的电压和所述第二节点的电压的控制，在所述第一节点的电压处于有效电平状态且所述第二节点的电压处于非有效电平状态时，通过所述第一信号输出端输出处于有效电平状态的电压，以及在所述第二节点的电压处于有效电平状态时通过所述第一信号输出端输出处于非有效电平状态的电压。

2.根据权利要求1所述的栅极驱动单元，其特征在于，所述第一控制子电路还与第一时钟信号线、第一工作电源端连接；

所述第一控制子电路具体用于响应所述上拉节点的电压的控制，在所述移位寄存器的预充阶段和所述输出阶段时将所述第一时钟信号线提供的第一时钟信号写入至所述第一节点，所述第一时钟信号在所述预设时间段处于有效电平状态；以及用于响应所述下拉节点的电压的控制，在所述移位寄存器的复位阶段时将所述第一工作电源端提供的第一工作电压写入至所述第一节点；以及用于响应所述第二节点的电压的控制，在所述第二节点的电压处于有效电平状态时，将所述第一工作电压写入至所述第一节点；

所述第一工作电压为处于非有效电平状态的电压。

3.根据权利要求2所述的栅极驱动单元，其特征在于，所述第一控制子电路包括：第一晶体管、第二晶体管和第三晶体管；

所述第一晶体管的控制极与所述上拉节点连接，所述第一晶体管的第一极与所述第一时钟信号线连接，所述第一晶体管的第二极与所述第一节点连接；

所述第二晶体管的控制极与所述下拉节点连接，所述第二晶体管的第一极与所述第一节点连接，所述第二晶体管的第二极与所述第一工作电源端连接；

所述第三晶体管的控制极与所述第二节点连接，所述第三晶体管的第一极与所述第一节点连接，所述第三晶体管的第二极与所述第一工作电源端连接。

4.根据权利要求1所述的栅极驱动单元，其特征在于，所述第二控制子电路还与第二时钟信号线、第二工作电源端连接；

所述第二控制子电路具体用于响应所述下拉节点的控制，在所述移位寄存器的复位阶段时将所述第二工作电源端提供的第二工作电压写入至所述第二节点；以及用于响应所述驱动信号输出端所提供的电压的控制，在所述移位寄存器的输出阶段时将所述第二时钟信号线提供的第二时钟信号输出至所述第二节点，所述第二时钟信号在所述第一子时间段和所述第三子时间段时处于非有效电平状态，所述第二时钟信号在所述第二子时间段时处于有效电平状态；

所述第二工作电压为处于有效电平状态的电压。

5.根据权利要求4所述的栅极驱动单元，其特征在于，所述第二控制子电路包括：第四晶体管和第五晶体管；

所述第四晶体管的控制极与所述下拉节点连接，所述第四晶体管的第一极与所述第二工作电源端连接，所述第四晶体管的第二极与所述第二节点连接；

所述第五晶体管的控制极与所述驱动信号输出端连接，所述第五晶体管的第一极与所述第二节点连接，所述第五晶体管的第二极与所述第二时钟信号线连接。