[发明专利]图像处理方法及装置

说明书

本申请公开了一种图像处理方法及装置，属于图像处理领域。所述方法应用在FPGA中，包括：在所述FPGA接收图像数据的过程中，每当接收到一行图像数据时，将所述一行图像数据组成的第一图像切分为多个第一图像块；将所述多个第一图像块通过所述FGPA中的多个图像信号处理ISP模块并行进行ISP处理，得到多个第二图像块；根据所述多个第一图像块中的每个第一图像块在所述第一图像中的位置标识，将所述多个第二图像块进行拼接，得到第二图像。本申请在接收图像数据的过程中，每当接收到一行图像数据时，将该一行图像数据组成的第一图像进行分块，且并行对得到的多个第一图像块进行ISP处理，从而降低了FPGA的处理时钟频率，从而可以对较高分辨率的图像进行实时处理。

技术领域

本申请涉及图像处理领域，特别涉及一种图像处理方法及装置。

背景技术

随着电子设备的飞速发展，人们可以利用电子设备进行随时随地的拍摄。并且，为了获取不同效果的图像，电子设备在拍摄到图像后，需要在电子设备的FPGA(FieldProgrammableGate Array，现场可编程门阵列)芯片上，对图像进行ISP(ImageSignal Processing，图像信号处理)处理。为了降低拍摄时延，电子设备往往要求实时对图像进行ISP处理。

目前，电子设备采用对图像进行逐行流水的方式，在FPGA芯片上对图像进行ISP处理。然而随着图像采集和处理技术的发展，电子设备拍摄的图像具有更高的分辨率和图像帧率；例如，分辨率为4K，图像帧率为60帧每秒。然而对于分辨率为4K，图像帧率为60帧每秒的图像处理，采用逐行流水的方式对图像进行ISP处理时，FPGA芯片的内部处理时钟频率要求达到498MHz以上，目前还没有一款FPGA芯片可以稳定运行这么高的处理时钟频率。因此，导致上述方法无法处理分辨率和图像帧率较高的图像。

发明内容

本申请提供了一种图像处理方法及装置，可以降低FPGA的处理时钟频率，从而可以实现对较高分辨率的图像进行实时处理。技术方案如下：

第一方面，本申请实施例提供了一种图像处理方法，所述方法包括：

在所述FPGA接收图像数据的过程中，每当接收到一行图像数据时，将所述一行图像数据组成的第一图像切分为多个第一图像块；

将所述多个第一图像块通过所述FGPA中的多个图形信号处理ISP模块并行进行ISP处理，得到多个第二图像块；

根据所述多个第一图像块中的每个第一图像块在所述第一图像中的位置标识，将所述多个第二图像块进行拼接，得到第二图像。

在一个可能的实现方式中，所述将所述一行图像数据组成的第一图像切分为多个第一图像块，包括：

保持所述一行图像数据组成的第一图像的高度不变，将所述第一图像按照水平方向进行分块，得到多个第一图像块。

在另一个可能的实现方式中，所述将所述第一图像按照水平方向进行分块，得到多个第一图像块，包括：

将所述第一图像按照水平方向进行分块，得到多个第三图像块；

对于每个第三图像块，根据所述第三图像块在所述第一图像中的位置标识，确定所述第三图像块相邻的图像块；在所述相邻的图像块中确定与所述第三图像块的边缘像素点相邻的指定数量列像素点作为所述第三图像块的扩展像素点；将所述扩展像素点与所述第三图像块组成第一图像块。

在另一个可能的实现方式中，所述根据所述多个第一图像块中的每个第一图像块在所述第一图像中的位置标识，将所述多个第二图像块进行拼接，得到第二图像，包括：

根据所述每个第一图像块在所述第一图像中的位置标识，确定每个第二图像块的拼接顺序；

根据所述每个第二图像块的拼接顺序，将所述多个第二图像块按照水平方向进行拼接，得到第二图像。