[发明专利]波特率发生器、通信设备及波特率时钟信号的生成方法

说明书

本发明实施例提出一种波特率发生器、通信设备及波特率时钟信号的生成方法，涉及数据通信技术领域。该波特率发生器包括减法器、比较器及处理单元，减法器及处理单元均与比较器电连接，减法器计算预先配置的分数的分母值与分子值的差值，处理单元依据该差值计算差值的补码，比较器依据当前累加值与差值控制处理单元选择分子值或差值的补码作为待处理数据，处理单元在系统时钟信号的控制下将当前累加值与待处理数据进行累加，获得新累加值并将新累加值输出至比较器以便比较器将新累加值作为当前累加值；比较器在当前累加值大于或等于差值时，生成频率为预设频率的波特率时钟信号，从而实现了通过纯分数分频法生成波特率时钟信号。

技术领域

本发明涉及数据通信技术领域，具体而言，涉及一种波特率发生器、通信设备及波特率时钟信号的生成方法。

背景技术

随着通信技术的发展，串口通信的应用已经非常广泛，串口通信是指外设和计算机之间通过数据信号线、地线、控制线等，按位进行数据传输的一种通信方式。波特率是串口通信中最重要的参数之一，用于衡量符号传输速率，波特率时钟信号可以由波特率发生器根据输入的系统时钟转换得到，但当系统时钟不是专为波特率发生器设置的时候，即系统时钟信号的频率不是所需波特率时钟信号的频率的整数倍时，波特率发生器需要使用分数分频，否则波特率发生器依据系统时钟分频得到的波特率时钟信号会出现较大偏差。

发明内容

有鉴于此，本发明实施例的目的在于提供一种波特率发生器、通信设备及波特率时钟信号的生成方法。

为了实现上述目的，本发明实施例采用的技术方案如下：

第一方面，本发明实施例提出一种波特率发生器，包括减法器、比较器及处理单元，所述减法器及所述处理单元均与所述比较器电连接；所述减法器，用于计算预先配置的分数的分母值与分子值的差值，并将所述差值输出至所述比较器及所述处理单元，以便所述处理单元依据所述差值计算所述差值的补码；所述比较器，用于从所述处理单元获取当前累加值，并依据所述当前累加值与所述差值控制所述处理单元选择所述分子值或所述差值的补码作为待处理数据；所述处理单元，用于在系统时钟信号的控制下将所述当前累加值与所述待处理数据进行累加，获得新累加值并将所述新累加值输出至所述比较器，以便所述比较器将所述新累加值作为所述当前累加值；所述比较器，还用于在所述当前累加值大于或等于所述差值时，生成频率为预设频率的波特率时钟信号。

在上述第一方面实施例提供的技术方案中，比较器根据获取的当前累加值和差值控制处理单元选择分子值或差值的补码作为待处理数据，处理单元在系统时钟信号的控制下将当前累加值与待处理数据进行累加得到并将新累加值输出至比较器，比较器将新累加值作为当前累加值，于比较器而言，只要获取的当前累加值大于或等于差值，便可生成频率为预设频率的波特率时钟信号。因此，在本申请中，只需给波特率发生器配置分数的分子值与分母值，该波特率发生器便可通过纯分数分频法生成预设频率的波特率时钟信号。

可选地，结合上述第一方面提供的技术方案，在第一方面的第一种可能的设计中，所述处理单元包括累加器、选择器及补码器，所述累加器及所述选择器均与所述比较器电连接，所述补码器与所述选择器、所述减法器均电连接；所述补码器，用于计算所述差值的补码，并将所述差值的补码输出至所述选择器；所述比较器，用于依据所述当前累加值与所述差值控制所述选择器选择所述分子值或所述差值的补码作为所述待处理数据，并将所述待处理数据输出至所述累加器；所述累加器，用于在所述系统时钟信号的控制下将所述当前累加值与所述待处理数据进行累加，获得并将所述新累加值输出至所述比较器。在本申请中，该处理单元可由累加器、选择器及补码器实现，即由补码器计算差值的补码输出至选择器，选择器在比较器的控制下，选择将差值的补码或分子值作为待处理数据输出至累加器，累加器在系统时钟信号的控制下将累加器的当前累加值与待处理数据进行累加后得到的新累加值输出至比较器，从而通过补码器、选择器以及累加器的配合使得比较器生成预设频率的波特率时钟信号。