[发明专利]一种基于GeTe的互补型阻变存储器及其制备方法

说明书

本发明公开了一种基于GeTe的互补型阻变存储器及其制备方法，涉及新型微纳电子材料及功能器件领域。本发明的互补型阻变存储器包括底层导电电极；设于底层导电电极上表面的GeTe薄膜介质层；设于GeTe薄膜介质层上表面的顶层导电电极，其中，所述底层导电电极，GeTe薄膜介质层，顶层导电电极都是通过磁控溅射的方法制备得到的。本发明通过电激励和限制电流使GeTe薄膜介质层发生阻态切换实现互补型阻变功能。本发明提出的存储器有效解决了阻变存储器十字交叉阵列中的电流串扰问题，具有制备方法简单、成本低廉、性能稳定、可微缩性好等特点，在开发高存储密度、低功耗、纳米尺寸非易失性存储器方面非常具有发展潜力和应用价值。

技术领域

本发明涉及新型微纳电子材料及功能器件领域，具体涉及一种基于GeTe的互补型阻变存储器及其制备方法。

背景技术

传统闪存技术在持续微缩到20nm以下技术节点后将面临一系列技术限制和理论极限，已难满足超高密度的存储要求，因此开发新型存储技术有相当重要的意义和价值。当前，基于电致阻变效应开发的阻变存储器件因结构简单、响应速度快、操作功耗低、易于集成和非易失性等特点，已成为下一代非挥发存储技术的有力竞争者，具有广阔的应用前景。

阻变存储器件小型化和实现超高密度集成的主要途径是利用器件简单的“三明治”结构，通过十字交叉阵列(Crossbar Array)的方式，构建3D叠层架构，这样每个存储单元将缩小至4F²/n的尺寸(F为制造工艺的特征尺寸，n为十字交叉阵列的层数)。然而，十字交叉阵列中因寄生漏电路径存在普遍的相邻存储单元的串扰问题(Crosstalk Problem)，给阻变存储器件高密度集成应用带来严重的障碍。如何在实际应用中解决器件十字交叉阵列的串扰，对未来阻变存储器的发展和应用至关重要。传统的解决办法是将存储元件和一个选择性器件如选通管、二极管或者晶体管等进行串联来进行整流，但是这种方法所面临的最大瓶颈就在于整流期间允许的电流密度有限，尤其是当整流器件的尺寸减小到10nm量级的时候这一问题更加突出，而且这种方式无疑将增加器件制作工艺的复杂性和成本。为了解决十字交叉阵列的串扰问题同时保持高密度存储特性，诞生了一种全新的阻变存储器结构—互补型阻变存储器(Complementary Resistive Switching Memory，CRS)。互补型阻变存储器的基本原理是将两个存储元件逆向串联在阵列的交叉点中，设置其中一个元件为低组态而另一个为高阻态，通过交替变换实现“0”和“1”的状态，这样，器件在低偏压时均为高阻态，将在无选择性元件的情况下有效解决十字交叉阵列的串扰问题。

发明内容

本发明的目的在于针对现有阻变存储器技术的不足，提供一种基于GeTe的互补型阻变存储器及其制备方法，解决阻变器件十字交叉串扰问题。

为了实现本发明上述第一个目的，本发明采用如下技术方案：

一种基于GeTe的互补型阻变存储器，所述存储器包括底层导电电极；设于底层导电电极上表面的GeTe薄膜介质层；设于GeTe薄膜介质层上表面的顶层导电电极。

进一步地，所述底层导电电极由FTO、ITO、ZTO、TaN、或TiN制成。

更进一步地，所述底层导电电极厚度为50～500nm，形状为圆形或者矩形，直径或边长为10nm～100μm。

进一步地，所述GeTe薄膜介质层厚度为5～200nm。

更进一步地，所述GeTe薄膜介质层形状为圆形或者矩形，直径或边长为10nm～100μm。

进一步地，所述顶层导电电极由Pt、Au、Pd、Al、Cu、或Ag制成。

更进一步地，所述顶层导电电极厚度为50～500nm，形状为圆形或者矩形，直径或边长为10nm～100μm。

本发明的另一目的在于提供上述所述的基于GeTe的互补型阻变存储器的制备方法，所述方法包括以下步骤：