[发明专利]基于共享传输管的高稳定SRAM存储单元电路

权利要求书

1.基于共享传输管的高稳定SRAM存储单元电路，其特征在于，包括第一NMOS管（MN1）、第二NMOS管（MN2）、第三NMOS管（MN3）、第四NMOS管（MN4）、第五NMOS管（MN5）、第六NMOS管（MN6）、第一PMOS管（MP1）、第二PMOS管（MP2）、第三PMOS管（MP3）和第四PMOS管（MP4）；

第五NMOS管（MN5）的栅极和第六NMOS管（MN6）的栅极连接字线（WL），第五NMOS管（MN5）的漏极连接共享位线（BLS），第五NMOS管（MN5）的源极连接第三NMOS管（MN3）的漏极和第三PMOS管（MP3）的漏极以及第二PMOS管（MP2）的栅极、第二NMOS管（MN2）的栅极和第四NMOS管（MN4）的栅极；第六NMOS管（MN6）的漏极连接位线（BL），第六NMOS管（MN6）的源极连接第二NMOS管（MN2）的漏极和第四PMOS管（MP4）的漏极以及第三NMOS管（MN3）的栅极和第三PMOS管（MP3）的栅极；

第一PMOS管（MP1）的栅极连接第一NMOS管（MN1）的栅极、第四PMOS管（MP4）的源极、第二PMOS管（MP2）的漏极和第四NMOS管（MN4）的漏极，第一PMOS管（MP1）的漏极连接第一NMOS管（MN1）的漏极和第三NMOS管（MN3）的源极，第一PMOS管（MP1）的源极连接电源电压（VDD）；第一NMOS管（MN1）的源极接地电压（GND）；

第四PMOS管（MP4）的栅极连接第一写字线（WWL）；第二NMOS管（MN2）的源极连接控制信号线（VVSS）；第二PMOS管（MP2）的源极和第三PMOS管（MP3）的源极连接电源电压（VDD）；第四NMOS管（MN4）的源极接地电压（GND）；

所有NMOS管的体端均与地电压（GND）相连，所有PMOS管的体端均与电源电压（VDD）相连；

所述SRAM存储单元电路组成存储阵列时，同一列中相邻的所述SRAM存储单元电路连接同一个所述共享位线（BLS），一个所述共享位线（BLS）连接2-4个所述SRAM存储单元电路，所述共享位线（BLS）连接所述共享传输管的漏极；所述共享传输管的栅极连接第二写字线（WWLA），所述共享传输管的源极接地电压（GND），所述共享传输管的体端连接地电压（GND）。