[发明专利]处理器调试方法和系统

说明书

本发明提供了一种处理器调试方法，所述处理器包括可重构计算阵列，所述可重构计算阵列包括多个处理单元以及与所述多个处理单元对应的多个寄存器。所述方法包括，接收调试指令，通过令牌控制至少一个处理单元在使能状态与非使能状态下切换，以控制所述可重构计算阵列执行所述调试指令，产生调试数据并存储于与所述至少一个处理单元对应的寄存器中，以及导出所述至少一个处理单元对应的寄存器中的调试数据。本发明还提供了一种处理器调试系统以及一种计算机可读存储介质。本发明实施例能够提高可重构处理器的调试效率。

技术领域

本发明涉及电子技术领域，更具体地，涉及一种处理器调试方法和系统。

背景技术

随着片上系统芯片的复杂度越来越高，芯片验证和调试的难度越来越大。传统的调试技术是调试主机通过设置寄存器的某一位产生调试请求，处理器接收到调试请求后进入调试模式，并置调试应答信号有效。进入调试模式后，处理器停止工作并与系统的其他部分分离。此时CPU的内核不再从只读存储器中取指，而是由调试主机将需要处理器执行的指令通过接口捅入到处理器的指令寄存器。选择适当的指令并控制这些指令的执行，然后根据执行的结果来检测或者修改存储器内容以及处理器寄存器。由于调试过程中使用了处理器的指令寄存器，在进入调试模式后需要保护以及退出调试模式前需要恢复程序正常运行的寄存器信息，导致调试时间长而效率低。

发明内容

本发明的一个方面提供了一种处理器调试方法，该处理器包括可重构计算阵列，可重构计算阵列包括多个处理单元以及与多个处理单元对应的多个寄存器。该方法包括：接收调试指令，通过令牌控制至少一个处理单元在使能状态与非使能状态下切换，以控制可重构计算阵列执行调试指令，产生调试数据并存储于与至少一个处理单元对应的寄存器中，以及导出至少一个处理单元对应的寄存器中的调试数据。

可选地，通过令牌控制至少一个处理单元在使能状态与非使能状态下切换，以控制可重构计算阵列执行调试指令，包括控制至少一个处理单元由非使能状态切换为使能状态，以使可重构计算阵列执行调试指令，以及在一个时钟周期结束后，控制至少一个处理单元由使能状态切换为非使能状态。

可选地，导出寄存器中的调试数据包括获取寄存器的地址，以及导出地址对应的寄存器中的调试数据。

可选地，导出寄存器中的调试数据包括导出可重构计算阵列中全部寄存器中的调试数据。

可选地，处理器还包括缓冲单元。导出至少一个处理单元对应的寄存器中的调试数据包括，将至少一个处理单元对应的寄存器中的调试数据缓冲至缓冲单元中，以及响应于读取指令，导出缓冲单元中的多个调试数据。

可选地，在接收调试指令之前，该方法还包括，复位可重构计算阵列，将处理器切换为调试模式，响应于第一配置指令，配置数据导出模式为单寄存器模式或者多寄存器模式，以及响应于第二配置指令，配置可重构计算阵列的处理逻辑。在导出寄存器中的调试数据之后，该方法还包括，将处理器的调试模式切换为正常工作模式。

可选地，导出寄存器中的调试数据包括，导出至少一个时钟周期下的多个寄存器的调试数据，以使得用于调试处理器的调试主机能够基于调试数据，绘制至少一个波形图。其中，波形图包括以对应于计算阵列的行、列和调试数据构成的三个维度的数据映射于空间直角坐标系的波形图。

本发明的另一个方面提供了一种处理器调试系统，处理器包括可重构计算阵列，可重构计算阵列包括多个处理单元以及与多个处理单元对应的多个寄存器，系统包括接收模块、控制模块和导出模块。接收模块，用于接收调试指令。控制模块，用于通过令牌控制至少一个处理单元在使能状态与非使能状态下切换，以控制可重构计算阵列执行调试指令，产生调试数据并存储于与至少一个处理单元对应的寄存器中。导出模块，用于导出至少一个处理单元对应的寄存器中的调试数据。