[发明专利]一种空隙型复合钝化介质的氮化镓晶体管及制作方法

说明书

本发明公开了一种空隙型复合钝化介质的氮化镓晶体管及制作方法，通过采用复合钝化介质技术，复合钝化介质层至少包括层叠的下介质层和上介质层，且下介质层和上介质层具有不同的蚀刻特性；通过特定的蚀刻方法使得下介质层的窗口宽度大于上介质层，从而在与半导体相接触的单层或多层钝化层中引入空隙结构，使栅金属与钝化介质/半导体界面发生物理上的隔离，从而切断器件表面的漏电通道，减少器件表面的栅漏电。同时，通过控制空隙结构的宽度在实现表面漏电通道切断的同时，还可保持良好的钝化效果。

技术领域

本发明涉及半导体技术领域，尤其涉及一种空隙型复合钝化介质的氮化镓晶体管及制作方法。

背景技术

氮化镓(GaN)作为第三代宽禁带半导体的代表，具有大的禁带宽度、高电子迁移率和击穿场强高等优点。由于多元材料比硅等一元材料更复杂，异质晶格生长失配、极化效应等使表面态问题成为从研究初期到现在一直未能系统性解决的难点，其产生原因包括N空位、有序晶格在表面的停止等因素。这些表面态一般位于禁带中比较深的位置，表现为深能级陷阱。在器件工作过程中这些深能级陷阱会将电子俘获在器件表面且不能很快的将电子进行释放。由于平行板电容效应，表面电子增加，相应的沟道中的电子会减少，导致器件沟道中的二维电子气密度降低，引起器件性能的退化。参考图1，目前对器件的表面态进行抑制通常采用PECVD(等离子增强化学气相沉积)沉积SiN(氮化硅)的方法进行处理，即将表面深能级陷阱态转变为浅能级陷阱态，从而减少电子释放的时间常数，使电子的捕获/释放跟得上器件的工作频率，从而实现器件的钝化效果。然而，在沉积氮化硅后引入的浅能级陷阱态成为器件表面漏电的通道，从而增加了器件的栅极(G)泄漏电流，如图2所示，这使器件面临可靠性失效的问题。

发明内容

本发明的目的在于克服现有技术存在的不足，提供一种空隙型复合钝化介质的氮化镓晶体管及制作方法，通过采用复合钝化介质技术在保持良好钝化效果的同时减少器件表面的栅漏电。

为了实现以上目的，本发明的技术方案为：

一种空隙型复合钝化介质的氮化镓晶体管的制作方法包括以下步骤：

1)提供外延层，所述外延层包括由下至上依次层叠的衬底、氮化镓层和势垒层；

2)于势垒层表面沉积复合钝化介质层，所述复合钝化介质层至少包括层叠的下介质层和上介质层，且下介质层和上介质层具有不同的蚀刻特性；

3)蚀刻复合钝化介质层形成窗口，其中下介质层的窗口宽度大于上介质层；

4)于窗口内沉积金属，所述金属形成栅极且栅极侧壁与下介质层之间形成空隙。

可选的，步骤3)中，选用对下介质层的蚀刻速率大于上介质层蚀刻速率的方法对所述下介质层和上介质层进行蚀刻，其中下介质层通过横向蚀刻作用形成所述空隙。

可选的，所述下介质层和上介质层是元素含量不同的同种类介质。

可选的，所述下介质层和上介质层是x不同的SiN_x、AlO_x、SiO_x、GaO_x、HfO_x、TiO_x、AlO_xN_y或SiO_xN_y。

可选的，所述上介质层和下介质层是不同种类介质；所述步骤3)中，首先通过第一蚀刻方法蚀刻所述上介质层，然后通过第二蚀刻方法蚀刻所述下介质层。

可选的，所述上介质层和下介质层之一为Al基介质，另一为Si基介质；所述Al基介质通过含有Cl的等离子体刻蚀或碱性溶液湿法刻蚀，所述Si基介质通过F基等离子体刻蚀。