[发明专利]一种减小死区时间的栅驱动电路

说明书

一种减小死区时间的栅驱动电路，属于电子电路技术。包括第一电压检测模块、第二电压检测模块、逻辑模块、驱动模块和驱动电阻，第一电压检测模块用于检测外置的目标晶体管的寄生二极管的反偏状态，第二电压检测模块用于检测目标晶体管的寄生二极管的正偏状态，当目标功率管的寄生二极管正偏导通时，逻辑模块输出高电平，驱动模块开启目标功率管；当目标功率管的寄生二极管突然从正偏到反偏时，逻辑模块输出低电平，驱动模块关闭目标功率管；逻辑模块用于控制目标晶体管是否导通，驱动模块用于驱动目标晶体管的栅极。本发明通过缩短死区时间降低二极管导通损耗，并且在目标功率管开启时具有过流保护功能，防止短路发生，使该电路更加安全可靠。

技术领域

本发明属于电子电路技术，具体的说是涉及一种用于逆变器或DC-DC变换器的减小死区时间的栅驱动电路。

背景技术

在逆变器或DC-DC变换器中，常使用功率MOSFET作为开关器件。上下两个功率MOSFET受脉宽调制技术(Pulse width modulation,PWM)控制，为了避免上下两个功率MOSFET穿通，通常在上下两个功率管控制信号中加入死区时间，在死区时间内两个功率管均不导通，电流通过功率MOSFET体二极管进行续流。然而，死区时间的存在造成许多问题，例如死区时间过长会造成输出电流波形的失真，并且造成体二极管导通损耗变大，因此导致了效率下降。

如图1所示，左边为升压斩波电路，右边为三相逆变电路。这两个电路均采用光耦隔离驱动功率MOSFET，如图2所示，功率MOSFET的栅极受现场可编程逻辑门阵列FPGA产生的PWM信号IN1和IN2控制，FPGA产生的PWM信号IN1和IN2之间会存在一个死区时间t_DT，当高侧MOSFET和低侧MOSFET处于关断状态时，电流会从功率MOSFET管的体二极管流动，体二极管导通，即在图2中的t_DCT1和t_DCT2时间之内二极管导通产生损耗。

发明内容

针对目前驱动过程中存在的死区时间过长造成的上述问题，本发明提出一种减小死区时间的栅驱动电路，可用于逆变器或DC-DC变换器。

本发明技术方案：

一种减小死区时间的栅驱动电路，用于驱动目标晶体管M_SH，包括第一电压检测模块、第二电压检测模块、逻辑模块、驱动模块和驱动电阻R_g，

所述第一电压检测模块包括第一电压比较器Comp1、第一电阻R₁、第一电流源I₁和第一NDMOS管MN₁，第一NDMOS管MN₁的栅极连接电源电压V_DD，其漏极作为所述第一电压检测模块的第一输入端并连接所述目标晶体管M_SH的漏极，其源极连接第一电压比较器Comp1的同相输入端；第一电流源I₁的正向端连接电源电压V_DD，其负向端连接第一电压比较器Comp1的反相输入端和第一电阻R₁的一端，第一电阻R₁的另一端作为所述第一电压检测模块的第二输入端并连接所述目标晶体管M_SH的源极；第一电压比较器Comp1的输出端作为所述第一电压检测模块的输出端；