[发明专利]基于FPGA的参数可调的线性调频信号产生装置及其产生方法

说明书

本发明公开了一种基于FPGA的参数可调的线性调频信号产生装置，其思路为：上位机获取四个参数，PS端根据四个参数得到步进频率字△FW、初始频率字FW、初始相位字PW以及脉内时钟周期个数K；频率累加寄存器将FW发送至第一全加器后与△FW相加，得到频率相加结果；DMA控制器控制将△FW发至第一全加器，控制将FW发至频率累加寄存器，控制将PW发至相位累加寄存器，控制将K发至计数器；相位累加寄存器将PW发至第二全加器后与所述频率相加结果相加，得到相位相加结果；CORDIC IP核根据相位累加结果计算线性调频信号的幅度值；D/A转换器将线性调频信号的幅度值数模转换为线性调频信号的模拟信号；计数器根据K确定线性调频信号的模拟信号产生次数。

技术领域

本发明属于数字信号处理技术领域，特别涉及一种基于FPGA的参数可调的线性调频信号产生装置及其产生方法，适用于雷达实时信号处理系统设计。

背景技术

自20世纪50年代末以来，随着雷达实时信号处理系统性能的提升，对雷达的有效作用距离、测量精度和距离分辨率等提出了日益严格的要求；为了解决作用距离和分辨率的问题，脉冲压缩技术和线性调频信号应运而生；线性调频信号因为其时宽带宽积远大于1，经脉冲压缩后能够得到很高的距离分辨率和径向速度分辨率,因而线性调频信号在现代雷达实时信号处理系统中得到了广泛的运用。

传统产生线性调频信号的方法主要依赖于模拟电路法，由于模拟电路法设计难度大、开发周期长、产生信号波形单一、很难实现调频度较高的信号波形等缺点，极大地限制了雷达实时信号处理机系统性能的提高。

随着数字技术的不断发展，1971年由美国人J.Tierncy等首次提出直接数字频率合成(DDS)技术以来,利用DDS技术合成脉冲线性调频信号受到人们的高度重视,并得到广泛的应用；近年来，利用专门的DDS芯片搭载的平台能够产生稳定的线性调频信号，但其平台搭建周期长、开发困难，不易编程实现，这些缺点均加大了线性调频信号产生的难度。

发明内容

针对上述现有技术存在的问题，本发明的目的在于提出一种基于FPGA的参数可调的线性调频信号产生装置及其产生方法，该种基于FPGA的参数可调的线性调频信号产生装置及其产生方法使用上位机通过网口对产生的线性调频信号的时宽、带宽、起始频率、初始相位等参数进行调节,并且通过同时产生一路正弦信号一路余弦信号来实现复信号输出。

为达到上述技术目的，本发明采用如下技术方案予以实现。

技术方案一：

一种基于FPGA的参数可调的线性调频信号产生装置，包括上位机和FPGA模块，所述FPGA模块包括PS端和PL端，所述PL端包括直接内存访问控制器、频率累加器、相位累加器、计数器、CORDIC核和数模转换器，所述频率累加器包括第一全加器和频率累加寄存器，相位累加器包括第二全加器和相位累加寄存器；

第一全加器包括第一输入端、第二输入端和第一输出端，频率累加寄存器包括第三输入端、第四输入端、第二输出端和第三输出端，第二全加器包括第五输入端、第六输入端和第四输出端，相位累加寄存器包括第七输入端、第八输入端、第五输出端和第六输出端；

上位机输出端连接PS端输入端，PS端输出端连接直接内存访问控制器，直接内存访问控制器包括四个控制输出端，分别连接第一全加器的第一输入端、频率累加寄存器的第三输入端、相位累加寄存器的第七输入端和计数器的数据输入端，第一全加器的第一输出端连接频率累加寄存器的第四输入端，频率累加寄存器的第二输出端连接第一全加器的第二输入端，频率累加寄存器的第三输出端连接第二全加器的第五输入端，第二全加器的第六输入端连接相位累加寄存器的第五输出端，第二全加器的第四输出端连接相位累加寄存器的第八输入端，相位累加寄存器的第六输出端连接CORDIC IP核的输入端，CORDIC核的输出端连接数模转换器的输入端；