[发明专利]运算放大器电路

说明书

一种运算放大器电路，包括：循环折叠共源共栅放大器，所述循环折叠共源共栅放大器包括两个折叠管、共源共栅电流镜以及负载电容，所述共源共栅电流镜的栅极对应连接，所述共源共栅电流镜的每支与所述两个折叠管中的每个分别串联于第一节点和第二节点，所述负载电容的一端连接于第一节点，另一端接地；还包括：动态加速电路，适于在所述循环折叠共源共栅放大器的输入电压由低电平跳变为高电平时，或由高电平跳变为低电平时，使所述运算放大器电路的输出电压加速跟随输入电压。本发明提供的一种运算放大器电路，通过增加所述动态加速电路，在不增加静态功耗的情况下，大幅提高了运算放大器电路的驱动速度。

技术领域

本发明涉及集成电路技术领域，特别涉及一种运算放大器电路。

背景技术

运算放大器在集成电路领域里有极其广泛且重要的应用。不同结构的运算放大器有各自的优缺点，所以各自适用的领域也各不相同。其中最常见的一种情况是运算放大器需要驱动较大的电容性负载，而且随着各类电子设备的不断发展，对应集成电路设计中的运算放大器的负载电容越来越大，速度却要求越来越高，这就使得运放的静态功耗越来越高，芯片面积越来越大。对于运算放大器来说，静态功耗增加意味着增益的下降，增益的下降不仅会使运放的稳态精度下降，还会导致运放的电源干扰抑制比(PSRR，PowerSupplyRejection Ratio)下降，系统的误差(offset)随之加大，抗电源干扰能力下降。总之，静态功耗的增加与各类现代电子设备对低功耗、低成本的要求是矛盾的。

为了克服上述困难，人们对传统的折叠共源共栅(folded cascode)运算放大器做了各种改进设计，这其中最著名的就是循环折叠共源共栅(recyclingfolded cascode)运算放大器。与简单的折叠共源共栅运放相比，该运算放大器对容性负载的驱动速度有了明显的提升，电流效率也随之提高，设计自由度也有相应提升，可以根据性能需求做出更好的折中。但是，新型电子设备对运算放大器的驱动速度仍有较高的需求。

因此，需要一种运算放大器电路，在静态功耗尽量低的情况下，以进一步提高运算放大器电路的驱动速度。

发明内容

本发明解决的问题是需要一种运算放大器电路，在不增加静态功耗的情况下，进一步提高运算放大器电路的驱动速度。

为解决上述问题，本发明实施例提供一种运算放大器电路，包括：循环折叠共源共栅放大器，所述循环折叠共源共栅放大器包括两个折叠管、共源共栅电流镜以及负载电容，所述共源共栅电流镜的栅极对应连接，所述共源共栅电流镜的每支与所述两个折叠管中的每个分别串联于第一节点和第二节点，所述负载电容的一端连接于第一节点，另一端接地；还包括：动态加速电路，适于在所述循环折叠共源共栅放大器的输入电压由低电平跳变为高电平时，使所述负载电容的电压加速上升，从而使所述运算放大器电路的输出电压加速跟随输入电压。

可选地，所述动态加速电路，还适于在所述放大支路的输入电压由高电平跳变为低电平时，使所述负载电容的电压加速下降，从而使所述运算放大器电路的输出电压加速跟随输入电压。

可选地，所述循环折叠共源共栅放大器还包括：并联的两对差分对管、电流镜对以及共源共栅放大管对；所述电流镜中的两个电流镜的输出端分别连接第三节点与第四节点，其输入端与并联的两对差分对管中的一对分别连接于第五节点和第六节点；所述两对差分对管中另一对各自与所述共源共栅放大管对中的每个串联后分别连接于第三节点和第四节点，所述第三节点与第一节点分别连接至所述两个折叠管中的一个的源、漏极；所述第四节点和第二节点分别连接至所述两个折叠管中的另一个的源、漏极；所述动态加速电路包括第一加速管，所述第一加速管的两端分别连接至第二节点和第四节点，栅极连接至第三节点。

可选地，所述共源共栅电流镜包括两对共源共栅MOS管；所述动态加速电路包括第二加速管，所述第二加速管的一端连接至第四节点，另一端连接至共源共栅电流镜中的一对MOS管的栅极，第二加速管的栅极连接至第三节点；所述共源共栅电流镜中的另一对MOS管的栅极与第二节点连接。