[发明专利]运算放大器电路

权利要求书

1.一种运算放大器电路，包括：

循环折叠共源共栅放大器，所述循环折叠共源共栅放大器包括两个折叠管、共源共栅电流镜以及负载电容，所述共源共栅电流镜的栅极对应连接，所述共源共栅电流镜的每支与所述两个折叠管中的每个分别串联于第一节点和第二节点，所述负载电容的一端连接于第一节点，另一端接地；

其特征在于，还包括：

动态加速电路，适于在所述循环折叠共源共栅放大器的输入电压由低电平跳变为高电平时，使所述负载电容的电压加速上升，从而使所述运算放大器电路的输出电压加速跟随输入电压；

其中，所述两个折叠管包括第一NMOS管和第二NMOS管；所述共源共栅电流镜包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；第一PMOS管和第二PMOS管的栅极对应连接，并连接至第二节点；第三PMOS管和第四PMOS管的栅极对应连接，适于接收第一偏置电压；第一PMOS管的源极连接外接电源，漏极连接第三PMOS管的源极；第二PMOS管的源极连接外接电源，漏极连接第四PMOS管的源极；第四PMOS管的漏极与第二NMOS管的漏极连接于第一节点，所述第一节点为所述运算放大器电路的输出节点；第三PMOS管的漏极与第一NMOS管的漏极相连接，其连接点作为所述第二节点；

所述动态加速电路包括第一加速管、第二加速管及第三加速管；所述第一加速管的漏极连接所述第二节点，所述第一加速管的栅极第二加速管的栅极连接，所述第一加速管的源极与所述第一NMOS管的源极相连接；所述第二加速管的漏极与所述第三PMOS管的栅极连接；所述第二加速管的源极与所述第一加速管的源极相连接；所述第三加速管的漏极与所述第一节点连接；所述第三加速管的栅极与所述第一加速管的源极连接；所述第三加速管的源极，与所述第一加速管的栅极及所述第二NMOS管的源极连接。

2.根据权利要求1所述的运算放大器电路，其特征在于，所述动态加速电路，还适于在所述循环折叠共源共栅放大器的输入电压由高电平跳变为低电平时，使所述负载电容的电压加速下降，从而使所述运算放大器电路的输出电压加速跟随输入电压。

3.根据权利要求2所述的运算放大器电路，其特征在于，所述循环折叠共源共栅放大器还包括：并联的两对差分对管、电流镜对以及共源共栅放大管对；

其中，所述并联的两对差分对管包括第五PMOS管、第六PMOS管和第七PMOS管、第八PMOS管；所述电流镜对包括：第一电流镜和第二电流镜，所述第一电流镜包括：第三NMOS管、第四NMOS管和第五NMOS管，所述第二电流镜包括：第六NMOS管、第七NMOS管和第八NMOS管；所述共源共栅放大管对包括第九PMOS管和第十PMOS管；

所述第五PMOS管的栅极连接同相输入端；第五PMOS管的漏极与第九PMOS管的源极连接；第五PMOS管的源极，与第六PMOS管的源极、第七PMOS管的源极、第八PMOS管的源极连接；所述第六PMOS管的栅极连接反相输入端；所述第六PMOS管的漏极与第十PMOS管的源极连接；

所述第七PMOS管的栅极连接同相输入端；所述第七PMOS管的漏极连接第八NMOS管的漏极；所述第八PMOS管的栅极连接反相输入端；所述第八PMOS管的漏极连接所述第五NMOS管的漏极；

所述第三NMOS管的栅极，与所述第四NMOS管的栅极和第五NMOS管的漏极连接；所述第三NMOS管的漏极与所述第一加速管的源极连接；所述第三NMOS管的源极，与第四NMOS管的源极、第六NMOS管的源极和第七NMOS管的源极连接；所述第四NMOS管漏极与所述第五NMOS管的源极连接；所述第五NMOS管的栅极适于接收第三偏置电压；

所述第六NMOS管的栅极，与所述第七NMOS管的栅极和第八NMOS管的漏极连接；所述第六NMOS管的漏极与所述第八NMOS管的源极连接；所述第八NMOS管的栅极适于接收第三偏置电压；所述第七NMOS管的漏极与所述第三加速管的源极连接；

所述第九PMOS管的栅极及所述第十PMOS管的栅极，适于接收第二偏置电压；所述第九PMOS管的漏极与所述第一加速管的源极连接；所述第十PMOS管的漏极与所述第三加速管的源极连接。

4.根据权利要求3所述的运算放大器电路，其特征在于，所述两对差分对管大小相同。

5.根据权利要求2所述的运算放大器电路，其特征在于，所述共源共栅电流镜中，第一PMOS管M215及第三PMOS管M217所在支路的电流，与第二PMOS管M216及第四PMOS管M218所在支路的电流，比例为1：M，其中，M≥1。