[发明专利]异常智能监测处理技术在审
申请号: | 201810307774.7 | 申请日: | 2018-04-08 |
公开(公告)号: | CN110347544A | 公开(公告)日: | 2019-10-18 |
发明(设计)人: | 杨文漪;许必雄;龚博文;陈亮;黄丛蕊;童杰;邢国东 | 申请(专利权)人: | 微软技术许可有限责任公司 |
主分类号: | G06F11/30 | 分类号: | G06F11/30;G06F11/07;G06F11/32 |
代理公司: | 北京市惠诚律师事务所 11353 | 代理人: | 逯博 |
地址: | 美国华*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 时间线序列 智能监测 报警 关联性分析 拓扑关系图 整合 发现 | ||
本文公开的异常智能监测处理技术,通过对多个发生异常的时间线序列进行关联性分析,将众多发生异常的时间线序列,整合为一个或者多个拓扑关系图形式的事件,从而有利于发现产生异常的根源。另外,通过以事件为单位进行报警,也大幅度减少了报警的数量。
背景技术
对于监控系统来说,一种常见的需求是要对产品或者业务的一些指标(metrics)进行监控,以了解产品或者业务是否处于健康状态,并且在出现异常时,能够进行报警并进行进一步原因分析。
发明内容
提供本发明实施例内容是为了以精简的形式介绍将在以下详细描述中进一步描述的一些概念。本发明内容并不旨在标识所要求保护主题的关键特征或必要特征,也不旨在用于限制所要求保护主题的范围。
本文公开的异常智能监测处理技术,通过对多个发生异常的时间线序列进行关联性分析,将众多发生异常的时间线序列,整合为一个或者多个拓扑关系图形式的事件,从而有利于发现产生异常的根源。另外,通过以事件为单位进行报警,也大幅度减少了报警的数量。
上述说明仅是本公开技术方案的概述,为了能够更清楚了解本公开的技术手段,而可依照说明书的内容予以实施,并且为了让本公开的上述和其它目的、特征和优点能够更明显易懂,以下特举本公开的具体实施方式。
附图说明
图1为本发明实施例的监控数据处理装置之一的应用示例框图;
图2为本发明实施例的时间线序列的可视化形态示意图;
图3为本发明实施例的事件之一的结构示意图;
图4为本发明实施例的事件之二的结构示意图;
图5为本发明实施例的事件之三的结构示意图;
图6为本发明实施例的事件之四的结构示意图;
图7为本发明实施例的监控数据处理装置之二的应用示例框图;
图8为本发明实施例的监控数据处理装置之三的应用示例框图;
图9为本发明实施例的事件拓扑关系图的示意图;
图10为本发明实施例的监控数据处理装置之四的应用示例框图;
图11为本发明实施例的监控数据处理方法的流程之一的示意图;
图12为本发明实施例的监控数据处理方法的流程之二的示意图;
图13为本发明实施例的监控数据处理方法的流程之三的示意图;
图14为本发明实施例的监控数据处理方法的流程之四的示意图;
图15为本发明实施例的电子设备的框图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
本文中,术语“技术”可以指代例如(一个或多个)系统、(一个或多个)方法、计算机可读指令、(一个或多个)模块、算法、硬件逻辑(例如,现场可编程门阵列(FPGA))、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑设备(CPLD)和/或上述上下文以及在本文档通篇中所允许的(一项或多项)其它技术。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于微软技术许可有限责任公司,未经微软技术许可有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810307774.7/2.html,转载请声明来源钻瓜专利网。