[发明专利]一种伪随机码道光栅尺及其读取方法

权利要求书

1.一种伪随机码道光栅尺的编码方法，其特征在于，所述编码方法包括以下步骤：

步骤一，建立伪随机码表，伪随机码表设置有2ⁿ⁺¹个存储地址，每个存储地址以二进制数来存储当前位置的数据内容，二进制数的位数为n+1；n的取值为主伪随机码道M每段长度所含增量码道的周期数2ⁿ⁺¹。

步骤二，设置伪随机码表数据中第一个存储地址的数值为0；

步骤三，设置伪随机码表数据中第二个存储地址的数值为1；

步骤四，伪随机码表中剩余的存储地址的数值按VHDL语言公式计算，VHDL语言公式为：D_{(n to 0)}<＝D_{(n-1 to 0)}&(D_(n)XOR D₍₁₎)，当前数据D_{(n to 0)}是前一数据D_{(n-1 to 0)}左移一位，原最高位D_(n)抛弃；前一数据最高位D_(n)和第一位数据D₍₁₎异或值补充到当前数据最低位D₍₀₎。

2.根据权利要求1所述的伪随机码道光栅尺的编码方法，其特征在于，所述n为正整数，且为偶数。

3.一种利用权利要求1所述伪随机码道光栅尺的编码方法制作的伪随机码道光栅尺，包括直线导轨，读数头，及伪随机码道光栅尺，其特征在于：所述伪随机码道光栅尺包括主尺，副尺和增量码道；所述主尺及所述副尺的码道是连续非等间距排列的光栅刻线，并根据所述编码方法排列，增量码道是连续等间距排列的周期性光栅刻线。

4.根据权利要求3所述的伪随机码道光栅尺，其特征在于，所述主尺的主伪随机码道M的取值为所述伪随机码表的最高位D_(n)列的数值；所述副尺的副尺伪随机码S的取值为在主伪随机码道M与副尺比例系数f的乘积；所述增量码道设置有2ⁿ⁺¹个光栅，每个光栅周期的宽度与光栅主尺0或者1对应的数据条纹宽度相同，每个光栅周期包括宽度相等的一条明线纹和一条暗线纹。

5.根据权利要求4所述的伪随机码道光栅尺，其特征在于，所述副尺比例系数f的取值为f＝2ⁿ⁺¹/(2ⁿ⁺¹-1)，若副尺比例系数f的取值无法使主尺及副尺数据周期整格对齐，副尺比例系数f可取值为f＝(2ⁿ⁺¹+1)/2ⁿ⁺¹，使得主尺及副尺的数据周期整格对齐或接近整格对齐。

6.根据权利要求3-5中任一所述的伪随机码道光栅尺，其特征在于：还包括LED发光管，沿发光管的射出光线方向依次设置的伪随机码道光栅尺，调制光栅片，光电转换器件及读数头电路板，光电转换器件及读数头电路板设置在读数头内。

7.根据权利要求6所述的伪随机码道光栅尺，其特征在于：光电转换组件包括有分别与主尺，副尺，增量码道的正弦信号和余弦信号相对应的光电转换窗口，光电转换窗口用于处理经光电转换器件信号调制后的光信号。

8.根据权利要求7所述的伪随机码道光栅尺，其特征在于：读数头还包括放大模块、A/D转换模块、FPGA模块；放大模块对于主尺信号、副尺信号及增量码道的正弦信号和余弦信号的信号进放大处理，A/D转换模块对于放大处理后的正弦和余弦信号进行AD转换，FPGA包括AD接口，主副尺接口及算法处理单元，所述AD接口用于接收AD转换后的正弦和余弦信号，所述主副尺接口用于接收主尺、副尺的伪随机码波形信号，FPGA算法处理单元按照程序算法，将上述数据进行合成，生成输出数据。