[发明专利]一种总线结构及其布线方法

说明书

本发明公开了一种总线结构，包括：至少两个差分对，每个所述差分对由相邻的两条数据线组成，且相邻的差分对之间具有第一间距；在所述第一间距所对应的区域内设有地走线，且所述地走线上间隔设置有多个过孔。本发明还公开了一种布线方法，包括：在相邻的差分对间所夹的区域内设置地走线；在所述地走线上间隔设置多个过孔；其中，每个所述差分对由相邻的两条数据线组成，且相邻的差分对之间具有第一间距，所述相邻的差分对间所夹的区域即为所述第一间距所对应的区域。通过实施本发明，能够有效减小总线差分对之间的串扰和电磁干扰。

技术领域

本发明涉及数据传输总线的抗干扰布线技术领域，尤其涉及一种总线结构及其布线方法。

背景技术

在非易失性存储器(NVME，Non-Volatile Memory Express)固态硬盘(SSD，SolidState Disk)中，新一代的外设部件互连(PCI-E，Peripheral Component Interconnect-Express)总线是速度最高的走线，目前PCIE 3.0的传输速度为8GT/S，未来PCIE 4.0的传输速度会达到16GT/S。而PCI-E总线也是最易受到电磁干扰和最容易产生干扰的走线，因此，PCI-E差分布线直接影响PCI-E接口及SSD系统的性能。现有技术的解决方案是，主要靠增加差分对(diff pair)之间的间距来减小差分对相互之间的串扰，如图1所示，图1中示出了差分对1和差分对2，每个差分对由相邻的两条数据线组成，那么，现有技术是通过增加差分对1和差分对2之间的间距h来减小差分对1和差分对2之间的串扰。然而，这种只靠增加间距的方式效果并不好，并且也无法降低PCI-E走线对系统的电磁干扰(EMI，ElectromagneticInterference)。

发明内容

有鉴于此，本发明实施例提出一种总线结构及其布线方法，以至少解决现有技术中存在的以上技术问题。

根据本发明的第一方面，提供一种总线结构，包括：

至少两个差分对，每个所述差分对由相邻的两条数据线组成，且相邻的差分对之间具有第一间距；

在所述第一间距所对应的区域内设有地走线，且所述地走线上间隔设置有多个过孔。

根据本发明一个实施方式，当位于边缘的差分对的至少一侧没有相邻的其他差分对时，在所述位于边缘的差分对的没有相邻的其他差分对的一侧设有所述地走线，且所述地走线与所述位于边缘的差分对之间具有第二间距。

根据本发明一个实施方式，所述第一间距大于第一阈值，所述第二间距大于第二阈值。

根据本发明一个实施方式，相邻的所述过孔之间的间距小于第三阈值。

根据本发明一个实施方式，所述总线为新一代的外设部件互连PCI-E总线。

根据本发明的第二方面，提供一种布线方法，包括：

在相邻的差分对间所夹的区域内设置地走线；

在所述地走线上间隔设置多个过孔；

其中，每个所述差分对由相邻的两条数据线组成，且相邻的差分对之间具有第一间距，所述相邻的差分对间所夹的区域即为所述第一间距所对应的区域。

根据本发明一个实施方式，所述方法还包括：当位于边缘的差分对的至少一侧没有相邻的其他差分对时，在所述位于边缘的差分对的没有相邻的其他差分对的一侧设有所述地走线，且所述地走线与所述位于边缘的差分对之间具有第二间距。

根据本发明一个实施方式，所述第一间距大于第一阈值，所述第二间距大于第二阈值。

根据本发明一个实施方式，相邻的所述过孔之间的间距小于第三阈值。

根据本发明一个实施方式，所述总线为新一代的外设部件互连PCI-E总线。