[发明专利]基于LabVIEW的SRAM读写间接测试装置及方法

权利要求书

1.基于LabVIEW的SRAM读写间接测试装置及方法，其特征在于它具有：

FPGA电路模块，接收从串口发送的时间数据，并对时间数据进行内部处理，产生SRAM控制波形；

JTAG电路模块，下载FPGA程序，Nios程序，以及在线调试软硬件程序；

晶振电路模块，为整个硬件系统提供时钟；

基于LabVIEW的SRAM读写间接测试控制面板模块，用于人机交互的；

写操作控制命令模块，进行SRAM写操作；`

读取数据命令模块，进行SRAM读数据操作；

底层串口驱动模块，用于数据对外传输。

2.如权利要求1所述的基于LabVIEW的SRAM读写间接测试装置及方法，其特征在于所述的基于LabVIEW的SRAM读写间接测试控制面板，在基于LabVIEW的SRAM读写间接测试控制面板中，与SRAM的控制有关的信号有：时钟信号，用CLK表示；片选信号，用CE/表示；读使能信号，用OE/表示；写使能信号，用WE/表示；地址信号，用A表示；双向数据信号，用D表示；其中，CLK信号的频率可通过软件程序灵活改变；其中，在CE/信号波形图中，a0～b1，c1～d1时刻为低电平，其它时刻为高电平；其中，在OE/信号波形图中，a2～b2时刻为低电平，其它时刻为高电平；其中，在WE/信号波形图中，a3～b4时刻，a2～b2时刻为低电平，其它时刻为高电平；其中，在A信号波形图中，a4～b4时刻，输入的地址数据为AD1，c4～d4时刻，输入的地址数据为AD2；其中，在D信号波形图中，a5～b5时刻，输入的数据为DIN，c5～d5时刻，输出的数据为DOUT；其中，a0，a1，b1，c1，d1，a2，b2，a3，b3，a4，b4，c4，d4，AD1，AD2，a5，b5，c5，d5，DIN为数据参数。

3.如权利要求1所述的基于LabVIEW的SRAM读写间接测试装置及方法，其特征在于所述的底层串口驱动模块，底层串口驱动模块的输出信号数据共84字节，其发送数据格式为：a0，a1，b1，c1，d1，a2，b2，a3，b3，a4，b4，c4，d4，AD1，AD2，a5，b5，c5，d5，DIN，X；其中，a0为时钟的频率；a1，b1，c1，d1，a2，b2，a3，b3，a4，b4，c4，d4，AD1，AD2，a5，b5，c5，d5，DIN为输入的SRAM信号参数数据；X为操作命令数据，当X为1时，执行SRAM写操作命令，当X为0时，执行SRAM读数据操作命令。

4.如权利要求1所述的基于LabVIEW的SRAM读写间接测试装置及方法，其特征在于所述的FPGA电路模块，FPGA电路模块包括外围电路和SOPC系统；其中，SOPC系统包括以下部分：定时器模块，PIO模块1，JTAG模块，串口模块，片上RAM模块，处理器模块，PIO模块2，片选信号模块，读使能信号模块，写使能信号模块，地址信号模块，数据信号模块；其中，片选信号模块，读使能信号模块，写使能信号模块，地址信号模块，数据信号模块，被测IS61LV10248芯片信号产生模块是创建的软核模块；其中，被测IS61LV10248芯片信号产生模块的软件实现步骤为：

(1)硬件上电，软件程序加载启动，开始工作；

(2)进行串口初始化工作，设置波特率：9600bps，数据位数：8位，停止位为1位；

(3)循环接收从串口发送来的84字节数据；

(4)进行配置参考时钟的周期工作：首先，接收频率数据，通过提取84字节数据前4字节数据实现；其次，计算出定时器的定时值：y＝50000000/x；其中，前4字节数据为参考时钟的频率x；本系统中，晶振频率为50MHZ；最后，将定时器的定时值写入周期寄存器中，并启动定时器工作，产生工作时钟；

(5)进行复位操作处理；通过往PIO1核写入数据1，使PIO模块1的输出信号为高电平，输入到被测IS61LV10248芯片信号产生模块的RST引脚，引起被测IS61LV10248芯片信号产生模块的计数器复位，从而执行一次写数据操作；

(6)进行参数数据传送处理：首先，处理器将接收的第5字节数据～第20字节数据，通过Avalon总线，发送到片选信号模块的输出端a1，b1，c1，d1；将接收的第21字节数据～第28字节数据，通过Avalon总线，发送到读使能信号模块的输出端a2，b2；其次，将接收的第29字节数据～第36字节数据，通过Avalon总线，发送到写使能信号模块的输出端a3，b3；此后，将接收的第37字节数据～第60字节数据，通过Avalon总线，发送到地址信号模块的输出端a4，b4，c4，d4,AD1,AD2；最后，将接收的第61字节数据～第80字节数据，通过Avalon总线，发送到数据信号模块的输出端a5，b5，c5，d5,DIN；

(7)判断第84字节数据是否SRAM写操作控制命令，当第84字节数据等于1，则执行的是写操作控制命令：首先，处理器将数据1，通过Avalon总线，发送到数据信号模块的输出端EN；其次，启动一次写操作，通过往PIO核写入数据0，使PIO模块1的输出信号为低电平；此后，程序进入无限循环，进行下一次SRAM的读，或写操作；

(8)判断第84字节数据是否SRAM读操作控制命令，当第84字节数据等于0，则执行的是读取数据命令：首先，处理器将数据0，通过Avalon总线，发送到数据信号模块的输出端EN；其次，启动一次读操作，通过往PIO核写入数据0，使PIO模块1的输出信号为低电平；此后，循环等待读数据准备好，通过判断输入到PIO模块2的数据是否等于1，当数据等于1时，表示数据准备好，可以读取了；此后，处理器通过Avalon总线，读取SRAM的数据D；此后，进行串口发送数据处理，将读取的数据D，发送到串口模块的缓冲区，输出出去；此后，程序进入无限循环，进行下一次SRAM的读，或写操作。