[发明专利]一种逐次逼近型模数转换器

说明书

本发明涉及一种逐次逼近型模数转换器。该模数转换器包括：采样保持电路、比较器、逻辑控制器和输出锁存器，其中，所述采样保持电路连接至所述比较器，所述比较器连接至所述逻辑控制器，所述逻辑控制器分别连接至所述采样保持电路和所述输出锁存器。本发明设计的逐次逼近型模数转换器在逐次逼近的过程中，当比较器的输入电压差较大时可采用精度较低的比较器，当比较器的输入电压差较小时可采用精度较高的比较器。相较于传统比较器，该逐次逼近型模数转换器的比较器能根据每次比较时输入信号的差值而自动调节增益可调放大器的增益，在不影响精度的情况下降低了整体功耗，并保持逐次逼近型模数转换器的高比较速度。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种逐次逼近型模数转换器。

背景技术

逐次逼近型模数转换器(SAR ADC)的转换速度和精度适中，面积小，功耗、成本低，并且能够适应多种模拟输入方式(单级、双级、差分)，在开关、多通路应用中能保证零数据延迟，因此具有较宽的应用范围，如：便携式/电池供电仪表、笔输入量化器、工业控制和数据/信号采集器等。

逐次逼近型模数转换器不需要诸如运算放大器等的线性增益模块，使得逐次逼近型模数转换器能够较好地适应特征尺寸的减小和电源电压降低的工艺演化趋势。随着制备工艺的进步，逐次逼近型模数转换器所能达到的转换速率也增加到数百兆，从而可以和流水线型模数转换器相媲美，并且逐次逼近型模数转换器有着更高的功耗利用率。

逐次逼近型模数转换器的比较器在比较过程中所消耗的能耗是其能耗的重要来源。而对于传统的逐次逼近型模数转换器，其放大器的增益是固定，由于放大器增益不能根据输入信号的变化而改变，导致逐次逼近型模数转换器浪费太多不必要的能耗。

发明内容

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种逐次逼近型模数转换器。

具体地，本发明一个实施例提出的一种逐次逼近型模数转换器，包括：采样保持电路11、比较器12、逻辑控制器13和输出锁存器14，其中，所述采样保持电路11连接至所述比较器12，所述比较器12连接至所述逻辑控制器13，所述逻辑控制器13分别连接至所述采样保持电路11和所述输出锁存器14。

在本发明的一个实施例中，所述采样保持电路11包括第一差分电容阵列C1和第二差分电容阵列C2，所述比较器12包括控制信号产生电路121、增益可调放大器122和可再生锁存器123；

所述第一差分电容阵列C1的第一输入端Vi1与所述第二差分电容阵列C2的第一输入端Vi2分别连接至正输入电压端Vip与负输入电压端Vin；

所述第一差分电容阵列C1的输出端Vout1分别连接至所述控制信号产生电路121的第一输入端Vi5和增益可调放大器122的正输入端Vip1；

所述第二差分电容阵列C2的输出端Vout2分别连接至所述控制信号产生电路121的第二输入端Vi6和增益可调放大器122的负输入端Vin1；

所述控制信号产生电路121的输出端Vout3连接至所述增益可调放大器122的控制信号输入端Vctrl；

所述增益可调放大器122的负输出端Voutn1和正输出端Voutp1分别连接至所述可再生锁存器123的第一输入端Vi7和第二输入端Vi8；

所述可再生锁存器123的第一输出端Vout4和第二输出端Vout5分别连接至所述逻辑控制器13的第一输入端Vi9和第二输入端Vi10；

所述逻辑控制器13的第一输出端Vout6和第二输出端Vout7分别连接至所述第一差分电容阵列C1的第三输入端Vi3和所述第二差分电容阵列C2的第四输入端Vi4，所述逻辑控制器13的第三输出端Vout8连接至所述输出锁存器14的输入端Vi11。