[发明专利]吉比特率量级并行编码与调制的无线数据传输方法在审

专利信息
申请号: 201810254483.6 申请日: 2018-03-26
公开(公告)号: CN108551384A 公开(公告)日: 2018-09-18
发明(设计)人: 王宇舟;马力科;韩锞;唐赛芬;刘红伟 申请(专利权)人: 西南电子技术研究所(中国电子科技集团公司第十研究所)
主分类号: H04L1/00 分类号: H04L1/00;H04L27/20;H04L27/227
代理公司: 成飞(集团)公司专利中心 51121 代理人: 郭纯武
地址: 610036 四川*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 并行 位宽 两路 并行调制数据 无线数据传输 并行编码 比特率 内插 调制 正交调制模块 数据流分解 并行符号 并行实现 成帧模块 打孔模块 分组编码 加扰模块 卷积编码 码型变换 模块合成 数据相乘 星座点数 正交调制 正交载波 资源消耗 数据流 分模块 复杂度 求和 分帧 送入 输出 矛盾
【说明书】:

发明提出了一种吉比特率量级并行编码与调制的无线数据传输方法,以解决高速实现与复杂度大、并行实现与资源消耗大的矛盾,本发明通过下述技术方案予以实现:在FPGA中,分帧模块将输入的32bit位宽数据流分解成4路并行8bit位宽的数据,分别送到4个并行8bit位宽的成帧模块、分组编码模块和加扰模块进行8bit位宽处理,再由合帧模块合成32bit位宽的数据流,送32路并行的卷积编码与打孔模块、码型变换和差分模块进行32bit位宽处理,然后8路并行的8bit位宽星座点数据送入并行符号内插模块,内插输出I、Q两路并行48路12bit并行调制数据,正交调制模块将I、Q两路并行48路12bit并行调制数据分别与两路并行48路12bit并行正交载波数据相乘,求和完成正交调制。

技术领域

本发明涉及一种主要应用于无线高速通信领域,为无线高速通信系统提供一种全数字、多模式并行信道编码、多模式并行调制方式的高速发射机方法。

技术背景

随着我国天基组网、星地宽带传输、以及超光谱、SAR、激光雷达(LIDAR)等传感器技术的发展,高速数据传输速率需求将进一步提高,将对高速设备提出更高的要求和挑战。高速通信系统对信道编译码方法和调制方法提出了非常严格的要求。传统的高速卫星信道传输系统采用的是卷积码和双正交相移调制QPSK、正交调幅QAM相结合的编码调制方式。由于系统误码率的限制,该方式必需采用有较长约束长度的卷积码来实现差错控制,这就造成了译码设备复杂,且该系统信息传输速率较低,抗干扰性较差,很大程度上限制了卫星通信在高速信息传输领域的进一步发展。随着卫星通信领域中用户和业务量的不断增加,频带资源日益宝贵,对数据传输质量的要求也越来越高。因此,如何提高信息传输系统的有效性和可靠性,已成为亟待解决问题。由于无线信道环境恶劣且难以预测。无线电波传输不仅有传播路径损耗,并且受到多径效应、多普勒频移和阴影效应等不利因素的影响,极大地影响了通信质量。数字信号在传输中往往由于各种原因,使得在传送的数据流中产生误码,从而使接收端产生图象跳跃、不连续、出现马赛克等现象。需要通过信道编码这一环节,对数码流进行相应的处理,使系统具有一定的纠错能力和抗干扰能力,避免码流传送中误码的发生。如何利用现有先进的调制编码技术来实现高容量、高速率通信,是非常紧迫的任务。试验结果表明,采用先进的调制和编码技术不仅能提高通信质量,而且节省功率资源。编码所带来的好处小于信号集扩展硬判决造成的损失。在发射机具有同等的发射功率的条件下信号点之间的距离相对于而言要减小许多,因两在同等的信噪比的情况下解调器进行独立的硬判决发生的差错比要高得多,且利用硬判决的译码器,并不能将解调发生的差错纠正到比未编码的系统还低。

提高卫星通信高速无线传输数据速率,需要采用更高阶的调制方式,如8PSK、16-QAM、16-APSK调制等方式,以提高每个传输符号占用的数据bit数,传统的BPSK和QPSK每个符号传输的bit数分别1bit和2bit,而8PSK和16-QAM/16-APSK每个符号可以分别传输3bit和4bit,可见,在相同的传输符号速率条件下,8PSK的数据传输bit率分别是BPSK和QPSK的3倍和1.5倍,而16-QAM/16-APSK的数据传输bit率分别是BPSK和QPSK的4倍和2倍。但采用更高阶的调制方式,为保证接收解调要求的Eb/N0值要求,必须提高发射机的发射功率,这便会导致设备体积的增大,设备功耗成倍提高等问题,采用高增益信道编码技术是解决这个问题的较好选择。国内也有一些单位提供高速数传设备,传输速率最高一般在1Gbps左右,不满足即将到来的工程需求。这些设备采用的技术方案,大都采用传统的发射机结构,通过多个串行结构拼接的方式,技术方案在结构上和资源上不够优化,导致实现复杂度大、成本过高;也有采用模拟实现方案的,由于受模拟电路设计分布参数的影响,系统性能较差,而且设备可重构能力差,设备灵活性差、支持模式少、升级换代困难。传统的RS编码与卷积编码级联的方式在高速通信中被广泛采用,而目前LDPC编码由于其高增益、易于FPGA实现,也逐渐被得到应用。

发明内容

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西南电子技术研究所(中国电子科技集团公司第十研究所),未经西南电子技术研究所(中国电子科技集团公司第十研究所)许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810254483.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top