[发明专利]吉比特率量级并行编码与调制的无线数据传输方法

权利要求书

1.一种吉比特率量级并行编码与调制的无线数据传输方法，具有如下技术特征：在现场可编程门阵列FPGA中，用户数据按64bit位宽通过输入接口送到数据缓存器，数据流控模块根据编码后数据缓存的数据量状态，向数据缓存器发出数据流控命令，数据缓存器收到命令后，将4帧数据发送到分帧模块，分帧模块将数据缓存器输入的32bit位宽数据，按帧分成并行的4个并行8bit位宽的数据帧；然后将4路并行数据分别送到4个并行的成帧模块、分组编码模块和加扰模块，成帧模块完成帧同步头、帧计数、以及按卫星规定格式的帧头填充添加相应的CCSDS标准的AOS帧头格式数据内容，分组编码模块完成RS卷积码或低密度奇偶校验码LDPC编码，加扰模块完成数据加扰；4个并行加扰模块输出的数据送到合帧模块，再次被合帧为32bit宽度的数据；合帧模块处理以后的32bit位宽度数据顺次通过RS卷积编码与打孔模块、码形变换模块与差分编码模块分别完成卷积编码格式的卷积编码，卷积打孔，实现非归零差分相移键控码型NRZ-L/M/S码型变换、双相码-L/M/S多种模式的码型变换和多种格雷差分编码Gray，完成bit流吞吐量达到的4.8Gbps之后的编码数据经后续并行内插输出为I、Q两路并行48路数据、并通过成形滤波器以后，送到正交调制器调制为48路并行调制信号输出，然后合路成4路1.6GHz速率的数据，送到工作在6.4GHz的高速数模DA进行数模变换数据处理。

2.如权利要求1所述的吉比特率量级并行编码与调制的无线数据传输方法，其特征在于：在现场可编程门阵列FPGA中，数据处理流程中的帧长采用字节进行计数，数据位宽变换模块从数据缓存器提取出编码后32bit位宽数据，根据不同调制模式变换成四种不同位宽输出至对应并行的符号映射模块，分别映射出每个星座点多种调制方式的星座图，然后将输出的8路并行的8bit位宽星座点数据送入并行符号内插模块进行并行符号内插，内插输出为I、Q两路并行48路12bit数据，并行符号时钟相位生成模块根据调制符号速率生成内插器需要的并行符号时钟相位，并通过成形滤波模块成形滤波器以后送到正交调制器，将I、Q两路并行48路12bit并行调制数据分别与两路并行48路12bit并行载波波数据相乘并对应求和，完成正交调制，得到48路并行调制信号输出；将得到的48路12bit并行调制信号合路成4路12bit 1.6GHz速率的数据，送到工作在6.4GHz的数模转换器DAC进行高速数模DA变换。

3.如权利要求2所述的吉比特率量级并行编码与调制的无线数据传输方法，其特征在于：数据位宽变换模块将输入的32bit位宽数据，根据不同调制模式变换成每个符号是4bit，需要8并行的16-APSK和16-QAM的调制与解调，则位宽变换为32bit位宽输出，对于8PSK数字信号调制方式的每个符号3bit，需要8并行，则位宽变换后为24bit位宽输出，对于偏移四相相移键控/差分编码QPSK/OQPSK每个符号为2bit，需要8并行，则位宽变换后为16bit，对于双相移相键控BPSK每个符号1bit，需要8并行的不同位宽输出，位宽变换后为8bit位宽。

4.如权利要求3所述的吉比特率量级并行编码与调制的无线数据传输方法，其特征在于：符号映射模块包含采用8路并行映射结构的16-APSK/16-QAM符号映射模块、8PSK符号映射模块、QPSK/OQPSK和BPSK符号映射模块，将输入的比特bit流数据映射成8路8bit调制符号并行的符号星座点，每个符号星座点用8bit表示的16-APSK、16-QAM 8PSK、QPSK、OQPSK、以及BPSK调制方式的映射星座图，输入的8个符号的每个时钟使能周期，符合映射以后变成输出8路并行的8bit位宽星座点数据；并行符号时钟相位生成根据调制符号速率生成并行符号内插器需要的并行符号相位。

5.如权利要求4所述的吉比特率量级并行编码与调制的无线数据传输方法，其特征在于：并行符号内插器相连并行符号时钟相位生成模块，并行符号内插器利用内插相位，将输入符号内插为与数模转换器DAC采样时钟相匹配的过采样倍数和采样间隔，内插输出I、Q两路并行48路数据。