[发明专利]一种FPGA芯片的唤醒方法及装置

说明书

本发明提供一种FPGA芯片的唤醒电路及方法，以实现FPGA芯片在待机时能够被外部输入信号唤醒。该方法包括：微处理器、外部接口、系统供电电源以及FPGA芯片；其中，所述外部接口，被配置为将来自外部信号源的外部接入信号输出给所述微处理器；所述微处理器，被配置为检测所述外部输入信号是否符合所述唤醒条件；当检测到符合唤醒条件的外部输入信号时，向所述系统供电电源输出供电信号；所述系统供电电源，被配置为接收并响应来自所述微处理器的所述供电信号，为所述FPGA芯片供电，以唤醒所述FPGA芯片。

技术领域

本发明涉及现场可编程门阵列(FPGA，Field Programmable Gate Array)设计领域，尤其涉及一种FPGA芯片的唤醒方法及装置。

背景技术

FPGA芯片，即现场可编程门阵列芯片，它是在可编程阵列逻辑(PAL，ProgrammableArray Logic)、通用阵列逻辑(GAL，Generic Array Logic)、复杂可编程逻辑器件(CPLD，Complex Programmable Logic Device)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC，Application Specific Integrated Circuit)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

目前，在FPGA芯片在使用过程中，由于应用于大规模集成电路，并且为其供电的均为全系统供电，所以，在需要待机的场合时，通常是整个系统掉电，而在这种情况下，当需要解除待机状态，或与FPGA有接口的外部信号进行热插拔操作时，FPGA芯片是不能进行处理的。

所以，现有技术中存在FPGA芯片无法待机唤醒的技术问题。

发明内容

鉴于上述问题，本发明实施例的目的是提供一种FPGA芯片的唤醒方法及装置，以实现FPGA芯片在待机时能够被外部输入信号唤醒。

为达到上述目的，本发明的技术方案是这样实现的：

第一方面，本发明实施例提供一种FPGA芯片的唤醒电路，包括：微处理器、外部接口、系统供电电源以及FPGA芯片；其中，所述外部接口，被配置为将来自外部信号源的外部接入信号输出给所述微处理器；所述微处理器，被配置为检测所述外部输入信号是否符合所述唤醒条件；当检测到符合唤醒条件的外部输入信号时，向所述系统供电电源输出供电信号；所述系统供电电源，被配置为接收并响应来自所述微处理器的所述供电信号，为所述FPGA芯片供电，以唤醒所述FPGA芯片。

在本发明实施例中，所述唤醒电路还包括：第一待机供电电源，被配置为在所述系统供电电源停止为所述FPGA芯片供电后，为所述微处理器供电。

在本发明实施例中，所述唤醒电路还包括：分压电路，所述分压电路的输入端与所述外部接口连接，所述分压电路的输出端与所述微处理器连接；所述分压电路的输入电压为所述外部接口的接口电压；所述微处理器，被配置为检测所述分压电路的输出端输出的分压电压信号是否为第一预设电平；其中，当所述分压电压信号为第一预设电平时，则表明所述外部接入信号符合所述唤醒条件；反之，则表明所述外部接入信号不符合所述唤醒条件。

在本发明实施例中，所述分压电路的输出端与所述微处理器的中断接口连接。

在本发明实施例中，所述唤醒电路还包括：配置芯片，被配置为接收来自所述外部接口的所述外部接入信号；对所述外部接入信号进行解码，获得外部时钟信号；根据所述外部时钟信号，输出对应的状态信号给所述微处理器；所述微处理器，还被配置为检测到所述状态信号是否为第二预设电平；其中，当所述状态信号为第二预设电平时，则表明所述外部接入信号符合所述唤醒条件；反之，则表明所述外部接入信号不符合所述唤醒条件。