[发明专利]交叉点存储器阵列寻址

说明书

公开了用于存储器阵列寻址的设备、系统、方法和计算程序产品。寻址电路配置为接收用于多个存储器区域的阵列上的操作的地址。地址包含行地址和列地址，两者复用到地址中并且与用于操作的激活命令一起被接收。用于多个存储器区域的阵列的行缓冲器配置为储存来自多个存储器区域的由所复用的行和列地址识别的数据。基于与用于操作的随后的命令一起接收到的第二地址，从行缓冲器选择操作的数据。

相关申请的交叉引用

本申请要求Won Ho Choi等人于2017年4月14日提交的标题为“CROSS-POINTMEMORY ARRAY ADDRESSING”的美国临时专利申请第62/485,735号的权益；本申请还要求Won Ho Choi等人于2017年6月28日提交的标题为“CROSS-POINT MEMORY ARRAYADDRESSING”的美国专利申请第15/636,499号的权益，以上申请通过引用并入本文中。

技术领域

在各种实施例中，本公开涉及非易失性和/或易失性存储器，并且更特别地涉及交叉点存储器寻址。

背景技术

对每个读取进行单独的感测操作可以将延迟引入到读取操作中。然而，存储器装置可能不具有足够大的缓冲器来储存比读取操作所请求的数据更多的数据，和/或可能不接收足够寻址信息来撷取比读取操作所请求的数据更多的数据。

发明内容

呈现了用于存储器阵列寻址的设备。在一个实施例中，设备包含多个存储器区域的阵列。在某些实施例中，寻址电路配置为接收多个存储器区域的阵列上的操作的地址。在一些实施例中，地址包括行地址和列地址，两者复用到地址中并且与用于操作的激活命令一起被接收。在又一个实施例中，用于多个存储器区域的阵列的行缓冲器配置为储存来自多个存储器区域的由所复用的行和列地址识别的数据。在某些实施例中，基于与用于操作的随后的命令一起接收到的第二地址，从行缓冲器选择操作的数据。

呈现了用于存储器阵列寻址的一个或多个设备。在一个实施例中，设备包含用于将对于集成电路裸芯的非易失性存储器瓦片的阵列上的操作接收到的地址解码成阵列部分、行地址和/或列地址的构件。在某些实施例中，地址与用于操作的激活命令一起被接收。在又一个实施例中，装置包含构件用于将阵列部分、行地址和列地址所识别的数据加载到用于非易失性存储器瓦片的阵列的行缓冲器。在某些实施例中，行缓冲器设置为朝向与非易失性存储器瓦片的阵列相同的集成电路裸芯的边缘。在某些实施例中，设备包含用于使用来自行缓冲器的数据来服务用于操作的多个随后的命令的构件，并且多个随后的命令中的每一个包含附加的地址，该附加的地址用于识别来自行缓冲器的数据的子集。

呈现了用于存储器阵列寻址的方法。在一个实施例中，方法包含从用于存储器裸芯上的读取操作的激活命令的行地址提取行地址和列地址。在又一个实施例中，方法包含感测来自由存储器裸芯中的所提取的行地址和列地址识别的存储器单元的数据。在某些实施例中，方法包含将感测到的数据加载到存储器裸芯的行缓冲器中。在一个实施例中，方法包含响应于读取操作的读取命令，迭代地传输来自行缓冲器数据的部分。在一些实施例中，读取命令的行地址识别来自行缓冲器数据的部分。

呈现了包括非暂时性计算机可读储存介质的计算机程序产品。在某些实施例中，计算机可读储存介质储存计算机可用的程序代码，其可执行以进行关于本公开的方法、设备和系统所描述的操作中的一个或多个。

附图说明

参考附图中示出的具体实施例，下面包含更多具体的说明。应当理解，这些附图仅描绘了本公开的某些实施例，并且因此不被认为是对其范围的限制，通过使用附图利用附加特征和细节来描述和解释本公开，其中：

图1是示出交叉点存储器阵列寻址的系统的一个实施例的示意性框图；

图2是示出交叉点存储器阵列寻址的系统的另一个实施例的示意性框图；

图3是示出交叉点存储器阵列寻址的系统的又一个实施例的示意性框图；