[发明专利]一种LDPC码信道解码器及其解码方法

权利要求书

1.一种LDPC码信道解码器，包括：

输入数据缓冲模块，用于通过外部接口获取LDPC码的信道接收数据，将输入数据进行一定的缓存和顺序重排，重排后的数据送至LDPC解码中心；

LDPC解码中心，从所述输入数据缓冲模块获取数据存储到四端口的数据存储模块中，利用运算器采用TDMP算法进行解码；

输出数据缓冲模块，于达到解码迭代次数后输出解码结果，并于输出时进行数据的缓存和顺序重排。

2.如权利要求1所述的一种LDPC码信道解码器，其特征在于：当所述解码器初始处于输入模式时，所述输入数据缓冲模块自动每周期固定获取32个数据，输入数据为定点量化后的数据。

3.如权利要求1所述的一种LDPC码信道解码器，其特征在于：所述LDPC解码中心包括：

数据存储模块，为四端口的存储单元，用于存储所述输入数据缓冲模块送入的输入数据，负责对运算器供给数据，并保存中间和最终结果；

运算器，包括多个并行的运算单元同时工作，采用TDMP算法进行解码,数据从所述数据存储模块和运算器之间以很高的带宽进行迭代，经过多个周期的迭代解码过程之后，完成TDMP算法需要的过程；

中间存储模块，用于存储解码过程中产生的外部信息；

控制模块，用于控制数据存储模块及中间存储模块的地址和运算器的使能。

4.如权利要求3所述的一种LDPC码信道解码器，其特征在于：所述数据存储模块支持的读写端口数为四个，其中两个是写端口，两个是读端口。在工作过程中基本保证相对独立，在遇到读写冲突时，保证写数据正确并读取结果为冲突的写入数据。

5.如权利要求4所述的一种LDPC码信道解码器，其特征在于：四端口同时工作的实现方法依托于对两个双端口存储单元的包装，通过在对同一地址的数据提供两个写入位置来保证每周期写入两个数据的需求实现，并用额外的控制结构记录两个子存储单元中有效数据的位置。

6.如权利要求3所述的一种LDPC码信道解码器，其特征在于：所述运算器包含26个运算单元同时工作，各运算单元和数据存储没模块之间通过精确的连接控制保证数据流向的正确。

7.如权利要求6所述的一种LDPC码信道解码器，其特征在于：每个运算单元接收32个输入数据，并相应的生成32个更新后的结果，每个运算单元经过对数据的加减、排序、归一化再加减得到更新后的结果。

8.如权利要求7所述的一种LDPC码信道解码器，其特征在于：每个运算单元的运算过程通过三级流水线完成。

9.如权利要求7所述的一种LDPC码信道解码器，其特征在于：每个运算单元包括：

解压缩单元，用于进行解压缩操作，将压缩过的中间信息ex数据解压；

减法单元，用于进行有符号数的减法运算，并行处理32组数据减法；

最小值和次小值搜索单元，用于搜索最小值和次小值；

归一化单元，用于对计算得到的最小值和次小值归一化；

加法单元，用于进行加法运算；

scalc单元，用于更新结果的符号位。

10.一种LDPC码信道解码方法，包括如下步骤：

步骤一，从外部接口输入LDPC码的信道接收数据；

步骤二，将数据存储到四端口的数据存储模块中，数据存储模块负责对运算器供给数据并保存中间和最终结果；

步骤三，利用运算器采用TDMP算法进行解码，数据从数据存储模块和运算器之间中以很高的带宽进行迭代，经过多个周期的迭代解码过程之后，完成TDMP算法需要的过程；

步骤四，当达到解码迭代次数后，将解码结果按照设定的流程输出。