[发明专利]一种NandFlash阵列控制方法

说明书

本发明公开一种NandFlash阵列控制方法，涉及SSD数据传输技术，在存储阵列中，将每一列的lun‑plane‑block‑page依次排列，使得数据的逻辑地址与物理地址形成直接映射关系；数据写入时，通过流水写入方式保证数据的高速传输；同时，FPGA通过分解数据的逻辑地址，由一个时钟周期完成逻辑地址到物理地址的直接映射。本发明极大降低了地址转换开销；使得NandFlash阵列的传输速率不因软件开销的原因降低过多，节省了宝贵的CPU资源和硬盘IO资源。

技术领域

本发明涉及SSD数据传输技术，具体的说是一种NandFlash阵列控制方法。

背景技术

固态硬盘SSD是用固态电子存储芯片阵列而制成的硬盘，由控制单元和存储单元（FLASH芯片、DRAM芯片）组成。NandFlash是flash存储器一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供廉价有效的解决方案。NandFlash具有容量较大、改写速度快等优点，适用于大量数据的存储，在业界得到了越来越多的应用。

在固态硬盘SSD中,一般采用NandFlash阵列的方式提高数据的并发传输和存储容量。NandFlash阵列的控制方法是否合理高效，直接决定了SSD的数据传输性能高低。SSD最常见的操作包括：读取、写入、擦除、修改，这四种操作均需要在逻辑地址与物理地址间进行转换，复杂的地址转换方法通常会造成较大的开销。

发明内容

本发明针对目前技术发展的需求和不足之处，提供一种NandFlash阵列控制方法。

本发明所述一种NandFlash阵列控制方法，解决上述技术问题采用的技术方案如下：所述NandFlash阵列控制方法，在存储阵列中，将每一列的lun-plane-block-page依次排列，使得数据的逻辑地址与物理地址形成直接映射关系；数据写入时，通过流水写入方式保证数据的高速传输；

同时，FPGA通过分解数据的逻辑地址，一个时钟周期即可完成逻辑地址到物理地址的直接映射；极大降低了地址转换的开销。

具体的，选取152-ball 8个DIE BGA封装的NandFlash，构成4X4的存储阵列。

具体的，每个NandFlash包括4个target，每个target有2个LUN，每个LUN有2个plane，每个plane中包含了4096个block，每个block有256个page。

具体的，在4X4的存储阵列中，将每一列4个NandFlash分别标记为N1~N4，将每一列的lun-plane-block-page依次排列：

N1-target1-lun1-plane1-block1-page1 标记为0号页，

N1-target2-lun1-plane1-block1-page1 标记为1号页，

N1-Target3-lun1-plane1-block1-page1 标记为2号页，

N1-Target4-lun1-plane1-block1-page1 标记为3号页，

N4-target1-lun1-plane1-block1-page1 标记为4号页，

以此类推，

N4-target4-lun2-plane2-block1-page1 标记为255号页，

N1-target1-lun1-plane1-block1-page2 标记为256号页，

数据的逻辑地址与物理地址形成了直接映射关系。