[发明专利]采样网络电路及采样芯片

说明书

本发明公开了一种采样网络电路及采样芯片，其中所述采样网络电路包括输入开关管，所述采样网络电路还包括第一开关，所述输入开关管的衬底通过所述第一开关接收第一固定电压；在保持阶段，所述第一开关处于通路状态；在采样阶段，所述第一开关处于断路状态。本发明利用第一开关和输入开关管的寄生电容特性，动态地偏置输入开关管的衬底，在保持电路结构简单和较高线性度的基础上，明显减小了输入开关管对前级电路的负载影响。

技术领域

本发明涉及电子技术领域，特别涉及一种采样网络电路及采样芯片。

背景技术

传统采样网络电路一般由输入开关管、采样电容器和采样开关等组成，输入开关管一般采用NMOS管，这样输入信号Vin输入到NMOS管的源极，这样NMOS管的衬底(bulk)一般可由输入信号驱动(如直接驱动或缓冲器驱动)或固定偏置驱动，当bulk由输入信号直接驱动时，由于NMOS管的内部寄生电容特性，NMOS管将对前级电路构成较大负载，这样不但增加前级的功耗，而且不利于提高信号带宽；当bulk由输入信号通过缓冲器驱动时，在低压低功耗应用中，由于电压裕度不够，缓冲器难以实现；当bulk采用固定偏置驱动时，将引起严重的采样非线性问题，并在全差分电路中还会引起电荷注入误差。

发明内容

本发明要解决的技术问题是为了克服现有技术中采样网络由于输入开关管的衬底偏置方式，导致输入开关管对采样网络的线性度和对前级电路的负载均有较大影响的缺陷，提供一种采样网络电路及采样芯片。

本发明是通过下述技术方案来解决上述技术问题：

本发明提供一种采样网络电路，所述采样网络电路包括输入开关管，其特点是，所述采样网络电路还包括第一开关，所述输入开关管的衬底通过所述第一开关接收第一固定电压；

在保持阶段，所述第一开关处于通路状态；

在采样阶段，所述第一开关处于断路状态。

本方案中，基于采样网络电路的两个阶段(或者说两个相位)，即采样阶段(sampling phase)和保持阶段(hold phase)，采样阶段也称跟踪阶段(tracking phase)，可仅增加所述第一开关，然后所述输入开关管的衬底bulk通过所述第一开关连接所述第一固定电压，从而可利用这两个阶段对开关进行通断控制，并结合所述输入开关管(一般为NMOS管)内部寄生电容，实现动态地偏置bulk，有效地减小了源衬电压随输入信号变化，从而降低开关管的导通电阻的变化，这样在保留电路结构简单和输入开关管对采样线性度影响较小的基础上，使得输入开关管对前级电路的负载也小，电路功耗也低。

较佳地，所述采样网络电路还包括栅压自举电路，所述栅压自举电路的输入端与所述输入开关管的源极连接后接收输入信号，所述栅压自举电路的输出端与所述输入开关管的栅极连接，所述栅压自举电路用于将输入信号升压驱动所述输入开关管的栅极，从而通过所述栅压自举电路保证了输入开关管的栅源电压恒定。

较佳地，所述输入开关管为包括深n阱的NMOS管。

本方案中，所述输入开关管优选包括深n阱的NMOS管，即NMOS管的源极、漏极设置在bulk上，在bulk外还设置有DNW，这样可保证输入开关管具有较好的性能，从而降低输入开关管对采样网络电路的性能影响。

较佳地，所述采样网络电路还包括第二开关，所述深n阱通过所述第二开关接收第二固定电压；

在保持阶段，所述第二开关处于通路状态；

在采样阶段，所述第二开关处于断路状态。

本方案中，通过所述第二开关对NMOS管的DNW也进行动态偏置，进一步降低NMOS管的源衬电压随输入信号的变化，也降低了对前级电路的负载影响。

较佳地，所述第二固定电压不低于所述第一固定电压。