[发明专利]一种移位寄存器及其驱动方法、栅极驱动电路、显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括：输入子电路、输出子电路和下拉子电路；

所述输入子电路，与信号输入端、第一时钟信号端和上拉节点连接，用于在第一时钟信号端的控制下，向上拉节点提供信号输入端的信号；

所述输出子电路，与上拉节点、第二时钟信号端和信号输出端连接，用于在上拉节点的控制下，向信号输出端提供第二时钟信号端的时钟信号；

所述下拉子电路，与信号输出端、第三时钟信号端和电源端连接，用于在第三时钟信号端的控制下，向信号输出端提供电源端的信号；

第一时钟信号端的信号的周期和第二时钟信号端的信号的周期相同，且第一时钟信号端的信号的占空比和第二时钟信号端的信号的占空比相同；第三时钟信号端的信号的周期与第一时钟信号端信号的周期相同，且第三时钟信号端的信号的占空比小于第一时钟信号端的信号的占空比；

其中，若检测到第三时钟信号端的信号的下降沿时，第一时钟信号端的信号开始上升，若检测到第一时钟信号端的信号的下降沿时，第二时钟信号端信号开始上升。

2.根据权利要求1所述的移位寄存器，其特征在于，所述输入子电路包括：第一晶体管；

所述第一晶体管的控制极与第一时钟信号端连接，第一极与信号输入端连接，第二极与上拉节点连接。

3.根据权利要求1所述的移位寄存器，其特征在于，所述输出子电路包括：第二晶体管和电容；

所述第二晶体管的控制极与上拉节点连接，第一极与第二时钟信号端连接，第二极与信号输出端连接；

所述电容的第一端与上拉节点连接，第二端与信号输出端连接。

4.根据权利要求1所述的移位寄存器，其特征在于，所述下拉子电路包括：第三晶体管；

所述第三晶体管的控制极与第三时钟信号端连接，第一极与信号输出端连接，第二极与电源端连接。

5.根据权利要求1所述的移位寄存器，其特征在于，所述输入子电路包括：第一晶体管；所述输出子电路包括：第二晶体管和电容；所述下拉子电路包括：第三晶体管，其中；

所述第一晶体管的控制极与第一时钟信号端连接，第一极与信号输入端连接，第二极与所述电容的第一端连接；

所述第二晶体管的控制极与所述电容的第一端连接，第一极与第二时钟信号端连接，第二极与信号输出端连接；

所述电容的第二端与信号输出端连接；

所述第三晶体管的控制极与第三时钟信号端连接，第一极与信号输出端连接，第二极与电源端连接。

6.根据权利要求5所述的移位寄存器，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管为N型薄膜晶体管或P型薄膜晶体管。

7.一种栅极驱动电路，其特征在于，包括：多个级联的如权利要求1-6任一所述的移位寄存器；还包括：第一时钟信号源、第二时钟信号源、第三时钟信号源、第四时钟信号源、第五时钟信号源和第六时钟信号源；其中，

第N级移位寄存器的信号输入端与第N-1级移位寄存器的信号输出端连接；

第N-1级移位寄存器的第一时钟信号端与第一时钟信号源连接，第二时钟信号端与第二时钟信号源连接，第三时钟信号端与第四时钟信号源连接；

第N级移位寄存器的第一时钟信号端与第二时钟信号源连接，第二时钟信号端与第三时钟信号源连接，第三时钟信号端与第五时钟信号源连接；

第N+1级移位寄存器的第一时钟信号端与第三时钟信号源连接，第二时钟信号端与第一时钟信号源连接，第三时钟信号端与第六时钟信号源连接。

8.根据权利要求7所述的栅极驱动电路，其特征在于，所述第一时钟信号源、所述第二时钟信号源和所述第三时钟信号源的信号的周期和占空比相等；所述第四时钟信号源、所述第五时钟信号源和所述第六时钟信号源的信号的周期和占空比相等；

其中，所述第一时钟信号源的信号的周期和所述第四时钟信号源的周期相等，所述第一时钟信号源的信号的占空比大于所述第四时钟信号源的信号的占空比。