[发明专利]移位寄存器单元、驱动方法、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：

移位输出模块、N个驱动输出模块以及下拉模块，所述N为大于1的整数；

所述移位输出模块分别与输入信号端、复位信号端、控制时钟信号端和移位输出端连接，所述移位输出模块用于在来自所述输入信号端的输入信号、来自所述复位信号端的复位信号，以及来自所述控制时钟信号端的控制时钟信号的控制下，控制所述移位输出端的电位；

所述N个驱动输出模块中，第i个驱动输出模块分别与N个驱动时钟信号端中的第i个驱动时钟信号端、所述移位输出模块中的上拉节点以及N个驱动输出端中的第i个驱动输出端连接，所述第i个驱动输出模块用于在所述上拉节点的控制下，向所述第i个驱动输出端输入来自所述第i个驱动时钟信号端的第i驱动时钟信号，所述i为不大于N的正整数；

所述下拉模块分别与下拉电源端、每个所述驱动输出端、所述移位输出模块中的下拉节点和所述输入信号端连接，所述下拉模块用于在所述下拉节点和所述输入信号的控制下，分别向每个所述驱动输出端输入来自所述下拉电源端的下拉电源信号。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第i个驱动输出模块包括：第一晶体管；

所述第一晶体管的栅极与所述上拉节点连接，所述第一晶体管的第一极与所述第i个驱动时钟信号端连接，所述第一晶体管的第二极与所述第i个驱动输出端连接。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块，包括：N个下拉子模块；

所述N个下拉子模块中的第i个下拉子模块分别与所述下拉电源端、所述第i个驱动输出端、所述下拉节点和所述输入信号端连接，所述第i个下拉子模块用于在所述下拉节点和所述输入信号的控制下，向所述第i个驱动输出端输入所述下拉电源信号。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述第i个下拉子模块，包括：第二晶体管和第三晶体管；

所述第二晶体管的栅极与所述下拉节点连接，所述第二晶体管的第一极与所述下拉电源端连接，所述第二晶体管的第二极与所述第i个驱动输出端连接；

所述第三晶体管的栅极与所述输入信号端连接，所述第三晶体管的第一极与所述下拉电源端连接，所述第三晶体管的第二极与所述第i个驱动输出端连接。

5.根据权利要求1至4任一所述的移位寄存器单元，其特征在于，每个所述驱动时钟信号端输出的驱动时钟信号在每个周期内处于有效电位的时长，不大于所述控制时钟信号在每个周期内处于有效电位的时长的1/N。

6.根据权利要求5所述的移位寄存器单元，其特征在于，所述移位寄存器单元包括两个驱动输出模块，每个所述驱动输出模块与两个驱动时钟信号端中的一个驱动时钟信号端连接；

每个所述驱动时钟信号端输出的驱动时钟信号的周期为所述控制时钟信号的周期的一半，且每个驱动时钟信号的占空比和所述控制时钟信号的占空比均为二分之一。

7.根据权利要求1至4任一所述的移位寄存器单元，其特征在于，所述移位输出模块，包括：输入子模块、输出子模块、复位子模块、下拉控制子模块和降噪子模块；

所述输入子模块分别与所述输入信号端、第一直流电源端和所述上拉节点连接，用于在所述输入信号的控制下，向所述上拉节点输入来自所述第一直流电源端的第一直流电源信号；

所述输出子模块分别与所述上拉节点、所述控制时钟信号端和所述移位输出端连接，用于在所述上拉节点的控制下，向所述移位输出端输入所述控制时钟信号；

所述复位子模块分别与所述复位信号端、第二直流电源端和所述上拉节点连接，用于在所述复位信号的控制下，向所述上拉节点输入来自所述第二直流电源端的第二直流电源信号；

所述下拉控制子模块分别与所述上拉节点、所述下拉电源端、上拉电源端和所述下拉节点连接，用于在所述上拉节点的控制下，向所述下拉节点输入所述下拉电源信号或来自所述上拉电源信号端的上拉电源信号；

所述降噪子模块分别与所述下拉节点、所述下拉电源端、所述上拉节点和所述移位输出端连接，用于在所述下拉节点的控制下，分别向所述上拉节点和所述移位输出端输入所述下拉电源信号。