[发明专利]单端存储器接口中的高信号电压容差

说明书

本公开涉及单端存储器接口中的高信号电压容差。装置包括线路端接电路和连续时间线性均衡器电路。线路端接电路可以被配置为响应输入信号生成数据信号。输入信号通常存在于第一电压域中。输入信号可以是单端的。数据信号可以在第一电压域中生成。连续时间线性均衡器电路可以被配置为通过相对于参考电压均衡数据信号生成中间信号。连续时间线性均衡器电路通常在第二电压域中操作。第一电压域可以高于第二电压域。

技术领域

本发明一般地涉及信号接收器，并且尤其涉及用于实现单端存储器接口中的高信号电压容差的方法和/或装置。

背景技术

常规双倍数据速率第四代(DDR4)接口指定以高达3.2千兆比特/秒的数据速率操作。以如此高的数据速率，信号完整性成为问题。连续时间线性均衡器(CTLE)电路被广泛地使用以补偿通道插入损耗和回波损耗。限幅电路区分补偿后的信号。在各种电源条件下，CTLE输出共模电压可能变得太高以至于限幅电路不能够恰当地区分。测试显示，接收器在高电源电压下发生故障。在大的输入电压摆幅条件下，接收器准备时间导致不良的时序余裕和不良的数据眼图对称性。

在单端存储器接口中实现高信号电压容差将是期望的。

发明内容

本发明涉及一种包括线路端接电路和连续时间线性均衡器电路的装置。线路端接电路被配置为响应输入信号生成数据信号。输入信号存在于第一电压域中。输入信号是单端的。数据信号在第一电压域中生成。连续时间线性均衡器电路被配置为通过相对于参考电压均衡数据信号生成中间信号。连续时间线性均衡器电路在第二电压域中操作。第一电压域高于第二电压域。

在上面描述的装置方面的一些实施例中，装置包括双倍数据速率存储器模块。

在上面描述的装置方面的一些实施例中，双倍数据速率存储器模块包括双倍数据速率第四代双列直插存储器模块。

在一些实施例中，上面描述的装置方面还包括限幅电路(slicer circuit)，限幅电路被配置为通过对中间信号限幅(slice)而生成输出信号。输出信号在第三电压域中生成。第二电压域高于第三电压域。

在一些实施例中，上面描述的装置方面还包括参考电压电路，参考电压电路被配置为在第一电压域中生成参考电压。

在上面描述的装置方面的一些实施例中，(i)线路端接电路包括多个第一类型的第一晶体管，(ii)连续时间线性均衡器电路包括多个第二类型的第二晶体管，以及(iii)第一类型的第一晶体管比第二类型的第二晶体管慢。

在上面描述的装置方面的一些实施例中，连续时间线性均衡器电路被配置为维持中间信号处于第二电压域内，而数据信号与参考电压之间的共模电压超过第二电压域。

在上面描述的装置方面的一些实施例中，(i)连续时间线性均衡器电路包括具有接收数据信号的第一栅极的第一晶体管和具有接收参考电压的第二栅极的第二晶体管，以及(ii)第一晶体管和第二晶体管的每个具有直接连接到相应源极节点的块体节点。

在上面描述的装置方面的一些实施例中，(i)连续时间线性均衡器电路包括差分放大器，并且(ii)差分放大器的每侧包括被配置为导通和截止该侧的晶体管。

在上面描述的装置方面的一些实施例中，装置实现暂存时脉驱动器电路。

本发明也涵盖涉及用于单端存储器接口中的高信号电压容差的方法的方面，包括步骤：(i)使用线路端接电路响应输入信号生成数据信号，以及(ii)通过在连续时间线性均衡器电路中相对于参考电压均衡数据信号生成中间信号。输入信号存在于第一电压域中。输入信号是单端的。数据信号在第一电压域中生成。连续时间线性均衡器电路在第二电压域中操作。第一电压域高于第二电压域。

在上面的方法方面的一些实施例中，在双倍数据速率存储器模块中执行步骤。