[发明专利]单端存储器接口中的高信号电压容差

权利要求书

1.一种装置，包括：

线路端接电路，被配置为响应输入信号生成数据信号，其中(i)所述输入信号存在于第一电压域中，(ii)所述输入信号是单端的，以及(iii)所述数据信号在所述第一电压域中生成；以及

连续时间线性均衡器电路，被配置为通过相对于参考电压均衡所述数据信号来生成中间信号，其中(i)所述连续时间线性均衡器电路在第二电压域中操作，以及(ii)所述第一电压域高于所述第二电压域。

2.根据权利要求1所述的装置，其中所述装置包括双倍数据速率存储器模块。

3.根据权利要求2所述的装置，其中所述双倍数据速率存储器模块包括双倍数据速率第四代双列直插存储器模块。

4.根据权利要求1所述的装置，还包括限幅电路，所述限幅电路被配置为通过对所述中间信号限幅而生成输出信号，其中(i)所述输出信号在第三电压域中生成，以及(ii)所述第二电压域高于所述第三电压域。

5.根据权利要求1所述的装置，还包括参考电压电路，所述参考电压电路被配置为在所述第一电压域中生成所述参考电压。

6.根据权利要求1所述的装置，其中(i)所述线路端接电路包括多个第一类型的第一晶体管，(ii)所述连续时间线性均衡器电路包括多个第二类型的第二晶体管，以及(iii)所述第一类型的所述第一晶体管比所述第二类型的所述第二晶体管慢。

7.根据权利要求1所述的装置，其中所述连续时间线性均衡器电路被配置为维持所述中间信号处于所述第二电压域内，而所述数据信号与所述参考电压之间的共模电压超过所述第二电压域。

8.根据权利要求1所述的装置，其中(i)所述连续时间线性均衡器电路包括具有接收所述数据信号的第一栅极的第一晶体管和具有接收所述参考电压的第二栅极的第二晶体管，以及(ii)所述第一晶体管和所述第二晶体管的每个具有直接连接到相应源极节点的块体节点。

9.根据权利要求1所述的装置，其中(i)所述连续时间线性均衡器电路包括差分放大器，并且(ii)所述差分放大器的每侧包括被配置为导通和截止该侧的晶体管。

10.根据权利要求1所述的装置，其中所述装置实现暂存时脉驱动器电路。

11.一种用于单端存储器接口中的高信号电压容差的方法，包括步骤：

使用线路端接电路响应于输入信号生成数据信号，其中(i)所述输入信号存在于第一电压域中，(ii)所述输入信号是单端的，以及(iii)所述数据信号在所述第一电压域中生成；以及

通过在连续时间线性均衡器电路中相对于参考电压均衡所述数据信号来生成中间信号，其中(i)所述连续时间线性均衡器电路在第二电压域中操作，以及(ii)所述第一电压域高于所述第二电压域。

12.根据权利要求11所述的方法，还包括步骤：

通过对所述中间信号限幅而生成输出信号，其中(i)所述输出信号在第三电压域中生成，以及(ii)所述第二电压域高于所述第三电压域。

13.根据权利要求11所述的方法，还包括步骤：

在所述第一电压域中生成所述参考电压。

14.根据权利要求11所述的方法，其中所述连续时间线性均衡器电路被配置为维持所述中间信号处于所述第二电压域内，而所述数据信号与所述参考电压之间的共模电压超过所述第二电压域。

15.根据权利要求11所述的方法，还包括步骤：

在所述连续时间线性均衡器电路的第一晶体管的第一栅极处接收所述数据信号；以及

在所述连续时间线性均衡器电路的第二晶体管的第二栅极处接收所述参考电压，其中所述第一晶体管和所述第二晶体管的每个具有直接连接到相应源极节点的块体节点。