[发明专利]存储装置及其操作方法

说明书

存储装置及其操作方法。一种支持内建自测BIST操作的存储装置包括：多个存储单元；页缓冲器组，所述页缓冲器组包括分别通过位线联接至所述多个存储单元的页缓冲器电路；内建自测BIST控制器，所述BIST控制器被配置为生成要存储在所述页缓冲器电路中的图案数据和要与从所述页缓冲器电路获得的感测数据进行比较的参考数据，并且被配置为将所述参考数据与所述感测数据进行比较；以及输入/输出控制电路，所述输入/输出控制电路被配置为将所述图案数据输入到所述页缓冲器电路，并且将所述感测数据从所述页缓冲器电路传送到所述BIST控制器。

技术领域

本公开的一方面涉及电子装置，更具体地，涉及一种存储装置及其操作方法。

背景技术

存储装置是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)这样的半导体来实现的储存装置。存储装置通常分为易失性存储装置和非易失性存储装置。

易失性存储器是在切断电源时丢失所存储的数据的存储装置。易失性存储器的示例包括静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器是即使在切断电源时也保持所存储的数据的存储装置。非易失性存储器的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电式RAM(FRAM)等。闪存存储器一般分为NOR型闪存存储器和NAND型闪存存储器。

发明内容

实施方式提供了一种支持内建自测(BIST)操作的存储装置以及一种用于该存储装置的操作方法。

根据本公开的一方面，提供一种存储装置，该存储装置包括：多个存储单元；页缓冲器组，所述页缓冲器组包括分别通过位线联接至所述多个存储单元的页缓冲器电路；内建自测(BIST)控制器，所述BIST控制器被配置为生成要存储在所述页缓冲器电路中的图案数据和要与从所述页缓冲器电路获得的感测数据进行比较的参考数据，并且将所述参考数据与所述感测数据进行比较；以及输入/输出控制电路，所述输入/输出控制电路被配置为将所述图案数据输入到所述页缓冲器电路，并且将所述感测数据从所述页缓冲器电路传送到所述BIST控制器。

根据本公开的一方面，提供一种具有包括多个存储体的存储单元阵列的存储装置，该存储装置包括：页缓冲器组，所述页缓冲器组包括分别联接至所述多个存储体的多个页缓冲器电路，所述多个页缓冲器电路存储要被存储在所述多个存储体中的数据并且存储从所述多个存储体读取的数据；以及BIST控制器，所述BIST控制器被配置为通过执行将数据存储在所述多个页缓冲器电路中的BIST写入操作并且执行读取存储在所述页缓冲器电路中的数据的BIST读取操作来测试所述存储装置的数据路径。

根据本公开的一方面，提供一种用于操作存储装置的方法，该方法包括以下步骤：从外部装置接收写入命令和写入地址；响应于所述写入命令而生成要存储在与所述写入地址对应的页缓冲器电路中的图案数据；将所述图案数据存储在与所述写入地址对应的页缓冲器电路中；从所述外部装置接收读取命令和读取地址；响应于所述读取命令而生成图案数据；以及将所述图案数据与从所述页缓冲器电路获得的感测数据进行比较。

附图说明

现在将参照附图在下文中更全面地描述示例实施方式；然而，示例实施方式可按照不同的形式来实施，并且不应该被解释为受本文阐述的实施方式限制。相反，提供这些实施方式以使得本公开将是彻底得和完整的，并且将示例实施方式的范围充分地传达给本领域技术人员。

在附图中，为了说明清楚，可能夸大了尺寸。将理解的是，当元件被称为在两个元件“之间”时，该元件可以是这两个元件之间的唯一元件，或者也可在这两个元件之间存在一个或更多个中间元件。相同的附图标记始终指代相同的元件。

图1是例示包括根据本公开的实施方式的存储装置的测试系统的框图。