[发明专利]一种低延迟指令调度器在审
| 申请号： | 201810030690.3 | 申请日： | 2018-01-12 |
| 公开（公告）号： | CN108196849A | 公开（公告）日： | 2018-06-22 |
| 发明（设计）人： | 洪振洲;李庭育;陈育鸣;魏智汎 | 申请（专利权）人： | 江苏华存电子科技有限公司 |
| 主分类号： | G06F8/41 | 分类号： | G06F8/41;G06F9/38 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 226300 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 指令调度器 低延迟 总线 微处理器 局部内存 硬件模块 总线连接 调度控制器 外部总线 指令完成 中央命令 子模块 延迟 | ||
【权利要求书】：
1.一种低延迟指令调度器，包括微处理器（1）和指令调度器（2），其特征在于：所述微处理器（1）通过内部低延迟总线（3）连接指令调度器（2），所述指令调度器（2）分别连接多个硬件模块，且多个硬件模块分别连接局部内存总线（4），所述局部内存总线（4）连接内部低延迟总线（3）。
2.实现权利要求1所述的一种低延迟指令调度器的使用方法，其特征在于：使用方法包括以下步骤：
A、微处理器经由内部低延迟总线对此指令中央控制模块下予命令；
B、多个硬件模块根据cmdq cfg讯号得知目前有多少指令需要处理并透过外部总线进入到微处理器之低延迟总线抓取指令；
C、抓取完成后，再透过总线改写寄存器以通知微处理器指令已经被抓取，主要节省微处理器所发出之读写等待时间，进而提升微处理器对指令中央支配模块读写速度至数十倍。
3.根据权利要求1所述的一种低延迟指令调度器，其特征在于：多个硬件模块包括第一硬件模块（5）、第二硬件模块（6）、第三硬件模块（7）、第N硬件模块，N为大于3的整数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏华存电子科技有限公司，未经江苏华存电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810030690.3/1.html，转载请声明来源钻瓜专利网。
