[发明专利]存储器初始化前多线程并行计算平台

说明书

提供了在系统存储器的初始化之前实现多线程并行处理计算平台的计算设备(100)。为了实现此种平台，计算设备(100)执行增强固件(116)，该增强固件(116)定义在自举处理器(BSP)的控制下的多个应用处理器(AP)。BSP通过将交叉参考电路(例如，可编程属性映射)配置成用于将由AP生成的、被寻址到唤醒缓冲器的存储器访问请求重新路由至重定向存储器地址来保持AP的向后兼容性。重定向存储器地址处的存储器存储AP初始化指令以及用于检取并处理存储在其他地方(例如，在快速访问高速缓存存储器中)的早期阶段过程指令的指令。AP并行地执行初始化指令以及高速缓存中所存储的用于完成早期阶段过程(诸如存储器训练)的早期阶段过程指令。

背景技术

在引导操作系统之前执行的系统软件包括基本输入/输出(BIOS)软件或统一可扩展固件接口(UEFI)软件。此类系统软件执行准备计算系统的平台组件以用于操作的各种初始化过程。这些平台组件包括一个或多个处理器以及可由该一个或多个处理器访问的系统存储器。在对一个或多个处理器的初始化和对存储器的初始化完成之后，在计算系统上执行的软件可以利用多个处理器达到有益效果。然而，常规计算系统仅在对系统存储器的初始化完成之后可以执行利用多个处理器的软件。

附图说明

图1是图示出根据本公开的示例的计算设备的框图，该计算设备包括被增强以用于支持在系统存储器的初始化之前对多线程并行处理的执行的固件。

图2是图示出根据本公开的示例的图1中示出的增强固件的操作的框图。

图3是图示出根据本公开的示例的、增强固件内所定义的自举(boot-strap)处理器初始化过程的流程图。

图4是图示出根据本公开的示例的、增强固件内所定义的应用处理器初始化过程的流程图。

图5是图示出根据本公开的示例的图1中示出的增强固件的另一示例的操作的框图。

图6和图8是图示出根据本公开的示例的、增强固件内所定义的系统自举处理器初始化过程的流程图。

图7和图9是图示出根据本公开的示例的、增强固件内所定义的节点自举处理器初始化过程的流程图。

图10是图示出根据本公开的示例的图1中示出的增强固件的操作的框图，其中，增强固件被配置成用于训练系统存储器。

图11是根据本公开的示例可实现的各种多线程并行处理的另一计算设备的示意图。

具体实施方式

本文中所公开的系统和方法在系统存储器初始化和操作系统引导之前实现多线程并行处理计算平台。可以利用此种计算平台来执行各种早期阶段处理，诸如，对系统存储器的训练和其他硅初始化过程。在一些示例中，为了实现此种平台，计算设备包括增强固件。在这些示例中，增强固件被配置成用于实现平台以及维持向后兼容性两者。

在一些示例中，增强固件被配置成用于执行第一线程以实现自举处理器(BSP)并且用于执行一个或多个第二线程以实现一个或多个应用处理器(AP)。第一线程和一个或多个第二线程可由单个处理器或不同的处理器来执行。例如，在至少一个示例中，充当BSP的线程由多核处理器的第一核执行，并且充当一个或多个AP的一个或多个线程由多核处理器的一个或多个另外的核执行。

一般而言，BSP被配置成用于控制AP的初始化。作为该初始化的部分，BSP向每个AP传送消息。在一些示例中，这些消息包括启动处理器间中断(startup inter-processorinterrupt；SIPI)。SIPI包括唤醒缓冲器的存储器地址。唤醒缓冲器存储指令，该指令可由AP执行以执行其初始化过程的至少部分。为了确保与先前制造的硬件的向后兼容性，AP在实模式下开始执行。出于此种原因，唤醒缓冲器的存储器地址必须符合特定的要求。例如，在一些示例中，唤醒缓冲器必须驻留在可访问存储器的第一兆字节(MB)内并且在4千字节(KB)边界上对齐。这些要求限制了可被存储在唤醒缓冲器中的指令的数量。