[发明专利]用于图形处理器上的加速计算的执行单元共享混合技术

说明书

描述了一种用于促进对计算设备中的图形处理器的工作负荷的混合处理的机制。如本文中描述的，包括检测图形处理器的工作负荷，以及对与图形处理器相关联的共享功能单元（SFU）的状态进行检查来确定所述工作负荷在SFU和与图形处理器相关联的执行单元（EU）之间的分布。

技术领域

本文中描述的实施例一般地涉及数据处理并且更特别地涉及促进一种工具，所述工具用于促进用于计算设备的图形处理器上的加速计算的执行单元共享混合技术。

背景技术

当前的并行图形数据处理包括被开发以对图形数据执行特定操作的系统和方法，所述特定操作诸如例如线性插值、曲面细分、光栅化、纹理映射、深度测试等。传统上，图形处理器使用了固定功能计算单元来处理图形数据；然而，最近，已使得图形处理器的部分可编程，从而使得这样的处理器能够支持用于处理顶点和片段数据的更广泛种类的操作。

为了进一步提高性能，图形处理器通常实现处理技术（诸如，流水线操作），所述处理技术试图贯穿图形流水线的不同部分来并行处理尽可能多的图形数据。具有单指令多线程（SIMT）架构的并行图形处理器被设计成最大化图形流水线中的并行处理量。在SIMT架构中，多组并行线程试图尽可能经常地一起同步地执行程序指令，以提高处理效率。用于SIMT架构的软件和硬件的一般概述可以在Shane Cook的CUDA编程（CUDA Programming），第3章，第37-51页（2013年）和/或Nicholas Wilt的CUDA手册，GPU编程的全面指导（CUDAHandbook, A Comprehensive Guide to GPU Programming），第2.6.2至3.1.2节（2013年6月）中找到。

机器学习已经在解决许多种类的任务方面成功。当训练和使用机器学习算法（例如，神经网络）时产生的计算自然地适合于高效并行实现。相应地，诸如通用图形处理单元（GPGPU）之类的并行处理器已经在深度神经网络的实际实现中扮演了重要角色。具有单指令多线程（SIMT）架构的并行图形处理器被设计成最大化图形流水线中的并行处理量。在SIMT架构中，多组并行线程试图尽可能经常地一起同步地执行程序指令，以提高处理效率。由并行机器学习算法实现所提供的效率允许高容量网络的使用，并使得能够在更大的数据集上训练那些网络。

现代图形处理器提供共享功能（也称为“固定功能”）流水线和可编程执行单元（EU）或着色器流水线以供由应用使用。然而，当前的解决方案被限于使用EU或共享功能单元（“SFU”、“共享功能”或仅“着色器”），这是低效率的并且不提供均衡的工作负荷。随着深度学习和卷积神经网络（CNN）等的兴起，这特别成问题。

附图说明

在其中相似的参考数字指代类似的元件的附图中的各图中作为示例而非作为限制图示了实施例。为了以其可以详细地理解以上叙述的特征的方式，可以通过参考实施例来进行以上简要概括的更具体的描述，所述实施例中的一些在附图中被图示。然而，要注意，附图仅图示了典型实施例，并因此不要被认为是对其范围的限制，因为附图可以图示其他等同有效的实施例。

图1是图示了被配置成实现本文中描述的实施例的一个或多个方面的计算机系统的框图。

图2A-2D图示了根据实施例的并行处理器组件。

图3A-3B是根据实施例的图形多处理器的框图。

图4A-4F图示了其中多个图形处理单元通信地耦合到多个多核处理器的示例性架构。

图5是根据实施例的图形处理流水线的概念图。

图6图示了根据一个实施例的托管混合单元共享机构的计算设备。

图7图示了根据一个实施例的混合单元共享机构。

图8A图示了示出基于固定功能的卷积的执行单元利用的图。

图8B图示了示出用于基于EU的卷积的执行单元状态的图。