[发明专利]时间数字转换器和转换方法

说明书

一种时间数字转换装置具有带有多个反向元件(I)的环形振荡器(RO)以及耦合至所述环形振荡器的第一和第二计数器(CT0,CT1)。所述第一计数器被配置为在反向元件之一处出现正向边沿变换的情况下递增第一计数器数值(C0)。所述第二计数器被配置为在该反向元件之一处出现负向边沿变换的情况下递增第二计数器数值(C1)。存储元件(STO0)存储所述第一和第二计数器数值以及所述多个反向元件的逻辑状态。耦合至所述存储元件(STO0)的解码器(DEC0)基于所存储逻辑状态的估计而选择所述第一和第二计数器数值之一作为有效值，并且基于所述有效值和所存储逻辑状态输出总计数器数值。

技术领域

本公开内容涉及时间数字转换器以及时间数字转换方法。

背景技术

时间数字转换器(TDC)是用于测量时间间隔并且将其转换为数字输出的设备。其允许以高分辨率对非常短的时间进行测量。时间数字转换器所存在的问题在于所测量的物理效果的异步属性。必须收集每个测量值以进行进一步处理。

例如，在飞行时间相机中使用时间数字转换器来测量发射的光信号(如激光脉冲)传播到反射物体并返回到相机所需的时间。主要缺点是到场景中的所有物体的平均距离仅被检测为单个数字。

实现TDC的众所周知的技术使用环形振荡器和通过该环形振荡器驱动的计数器，特别地，该计数器被通过该环形振荡器的时钟边沿驱动。这种设计的缺陷在于，等到该计数器在输出上被更新的时候，所述边沿已经过去，从而对于该计数器的计数器数值而言存在固有的不确定性。

发明内容

本公开内容为时间数字转换提供一种改进的时序概念，其提供更高的准确性。

改进的时序概念所基于的思想在于，使用具有多个反相元件的环形振荡器作为精测计数器，并且由反相元件之一所触发的两个计数器则被用作粗测计数器。特别地，这两个粗测计数器利用反相元件的不同时钟边沿来触发，使得一个计数器对正向边沿进行计数而另一个计数器则对负向边沿计数。为了确定对应事件的总计数器数值，在事件发生时，基于对该环形振荡器的反相元件处的逻辑状态的估计来选择两个粗测计数器中的一个。通过解码器进行选择，该解码器可以例如通过状态和/或值的中间存储来访问反相元件的状态和两个粗测计数器的计数器值。因此，能够使用具有正确且稳定的计数器数值的计数器来确定总计数器数值，而没有任何不确定性。因此，所选择的计数器值独立于计数器输入处的边缘的出现和相关计数器值的实际更新之间的任何时间。

根据该改进的时序概念的时间数字转换器装置的一个实施例包括环形振荡器、第一计数器和第二计数器、存储元件和解码器。该环形振荡器配备有多个反相元件，其中每个反相元件提供一个逻辑状态。第一计数器和第二计数器耦合至环形振荡器。该第一计数器被配置为如果在反相元件中的一个反相元件处存在正边沿转变，则递增第一计数器值。类似地，该第二计数器被配置为如果在反转元件中的所述一个反相元件处存在负边沿转变，则递增第二计数器值。该存储元件被配置为存储该第一计数器数值、第二计数器数值以及该多个反相元件的逻辑状态。例如，该存储元件内的存储过程由相应的触发信号所触发。

解码器耦合至存储元件，并且被配置为基于所存储逻辑状态的估计来选择该第一和第二计数器数值之一作为有效值。此外，解码器被配置为基于该有效值和所存储的逻辑状态来输出总计数器数值。例如，可以从表示粗测计数器的有效值以及逻辑状态的数字表示来计算总计数器数值。

例如，解码器基于对所存储逻辑状态的组合的估计来选择有效值。为此，例如对于反相元件的逻辑状态的每种可能组合，作出对第一和第二计数器数值之一的具体选择。这种决策可以用组合逻辑和/或查询表来实现，该组合逻辑和/或查询表存储了每个可能组合的决策。

除此之外或作为替换，解码器可以基于对所存储的逻辑状态的组合内传播边沿的位置的确定来选择有效值。因此，根据所确定的传播边沿的位置，能够决定哪个计数器数值已经安全地采用其数值。