[发明专利]恢复FPGA芯片中的逻辑的方法、系统和FPGA设备

说明书

一种恢复或升级FPGA芯片中的逻辑的方法。在FPGA设备中引入了第一存储器和第二存储器两个存储器。通常，无论是用户修改的逻辑还是管理面升级的逻辑都是先写入第二存储器，而第一存储器中保存的则是修改或升级之前的逻辑。如果用户修改后的逻辑或管理面升级的逻辑加载到FPGA芯片后枚举不成功，则可利用第一存储器中的第一逻辑还原FPGA芯片中的逻辑。虽然静态逻辑因为开放给用户而可能带来风险，但是利用上述方法可以快速地恢复FPGA芯片中的逻辑。从而保证了FPGA芯片的有效运行。

技术领域

本发明实施例涉及计算机技术，特别是一种恢复FPGA芯片中的逻辑的方法、系统和FPGA设备。

背景技术

历史上，受益于半导体技术的持续演进，计算机体系结构的吞吐量和系统性能不断提高，处理器的性能每18个月就能翻倍(众所周知的“摩尔定律”)，使得处理器的性能可以满足应用软件的需求。但是，近几年半导体技术改进达到了物理极限，处理器性能再无法按照摩尔定律进行增长，另一方面数据增长对计算性能要求超过了按“摩尔定律”增长的速度。处理器本身无法满足高性能计算(HPC：High Performance Compute)和并行计算(图形，图像和人工智能)应用软件的性能需求，导致需求和性能之间出现了缺口。为了弥补该缺口，一种解决方法是通过硬件加速，采用专用协处理器的异构计算方式来提升处理性能。

现场可编程门阵列(Field Programmable Gate Array，FPGA)因其可编程性、低功耗等优势在异构计算上得到广泛使用。比如，在公有云中，当引入FPGA时，云服务商通常会把FPGA的逻辑分为静态部分和动态部分。其中，静态部分通常用于实现一些基础功能，比如，DDR、DMA等，而动态逻辑则用于实现一些业务逻辑，比如图片编解码、加解密等。从安全的角度出发，静态部分逻辑通常不给用户开放，而由云服务商收集需求，根据需求进行普适性设计；而动态部分则可以开放给用户，用户可以自己编写与更改静态部分的逻辑。随着使用云服务的用户增多，为满足用户的需求，FPGA中的静态部分需要实现的基础功能会越来越多。由于静态逻辑通常采用的是通用接口，布线布局比较复杂，从而导致FPGA的运行效率降低。

如果将静态逻辑也开放给用户，由用户自己根据需求编写和更改，那么FPGA设备的安全性就无法保障。因此，如何能够将静态逻辑开放给用户的同时，又能保证FPGA设备的安全性，成为一个急需要解决的问题。

发明内容

有鉴于此，本申请提供了一种恢复FPGA芯片中的逻辑的方法、系统和FPGA设备，以恢复FPGA芯片中的逻辑。

本申请的第一方面提供了一种恢复FPGA芯片中的逻辑的方法，该方法应用于FPGA设备。所述FPGA设备包括所述FGPA芯片、第一存储器、第二存储器，其中，所述第一存储器存储有第一逻辑，所述第二存储器中存储有所述第二逻辑，所述第二逻辑是第一逻辑更新后的逻辑。该方法包括如下步骤：所述FPGA设备接收BMC发送的第一加载指令，所述第一加载指令用于指示将所述第一逻辑加载到所述FPGA芯片；所述FPGA设备根据所述第一加载指令断开所述FPGA芯片与所述第二存储器之间的数据通道，连接所述FPGA芯片与所述第一存储器之间的数据通道；所述FPGA设备通过所述数据通道将所述第一逻辑加载到所述FPGA芯片。

在上述的FPGA设备中引入了第一存储器和第二存储器两个存储器。通常，无论是用户修改的逻辑还是管理面升级的逻辑都是先写入第二存储器，而第一存储器中保存的则是修改或升级之前的逻辑。如果用户修改后的逻辑或管理面升级的逻辑加载到FPGA芯片后枚举不成功，则可利用第一存储器中的第一逻辑还原FPGA芯片中的逻辑。虽然静态逻辑因为开放给用户而可能带来风险，但是利用上述方法可以快速地恢复FPGA芯片中的逻辑。从而保证了FPGA芯片的有效运行。