[发明专利]用于图案化应用的自底向上的柱状体的几何控制

说明书

描述了包含在自对准工艺中用第二柱状体材料选择性替换第一柱状体材料的处理方法。所述第一柱状体材料可以垂直于基板表面生长并用第二柱状体材料替换，以留下与第一柱状体材料大体相似的形状和对准。

技术领域

本公开内容大体涉及沉积和蚀刻薄膜的方法。特别地，本公开内容涉及用于形成自对准图案化的工艺。

背景技术

半导体工业正快速开发晶体管尺寸越来越小的芯片以获得每单位面积更多的功能。随着装置的尺寸持续缩小，装置之间的间隙/空间也越来越小，从而增加将装置彼此物理隔离的难度。使用现有方法来实施以高质量电介质材料填充装置之间通常不规则成形的高深宽比沟槽/空间/间隙越来越具有挑战性，所述现有方法包括间隙填充、硬模和间隔件应用。

在基板表面上产生复杂图案化材料层的工艺使得可能制成集成电路。在基板上产生图案化的材料需要用于移除暴露材料的受控方法。出于各种目的使用化学蚀刻，所述目的包括将光刻胶中的图案转移到下层中、减薄层或减薄已经存在于表面上的特征的横向尺寸。往往希望有蚀刻一种材料比另一种材料更快而有助于例如图案转移工艺的蚀刻工艺。认为这样的蚀刻工艺对第一种材料有选择性。由于材料、电路和工艺的多样性，已经开发选择性移除广泛的材料中的一种或多种材料的蚀刻工艺。

通常使用干式蚀刻工艺来从半导体基板选择性地移除材料。干式蚀刻工艺能够以最小的物理干扰从微型结构温和地移除材料。干式蚀刻工艺还允许通过移除气相反应物来使蚀刻速度突然停止。一些干蚀刻工艺涉及使基板暴露于由一种或多种前驱物形成的远程等离子体副产物。近来已经开发出许多干式蚀刻工艺来相对于彼此选择性地移除各种电介质。然而，开发来选择性移除含金属材料的干式蚀刻工艺相对较少。需要将工艺程序扩展到各种含金属材料的方法。

随着电路和半导体装置的特征尺寸为了电子部件的更高集成密度而不断缩小，自对准接点(contact)变得越来越有吸引力，并且非常需要自对准接点来解决在过孔工艺期间越来越常出现的图案化困难。一般来说，制作自对准接点需要自底向上的柱状体，然而自底向上的柱状体很难形成，尤其是当材料、形状、特征尺寸、方向等受到高度限制时。迄今为止，为自对准接点开发的大多数自底向上的柱状体是竖直对准的导电金属，所述导电金属具有亚微米特征尺寸和不可控的形状。

因此，本技术领域中需要用于自对准图案化应用的新方法。

发明内容

本公开内容的一个或多个实施方式针对处理方法，所述处理方法包含提供具有基板表面的基板，所述基板表面具有从基板表面延伸到基板中的至少一个特征。所述特征具有底部和侧壁。所述基板包含第一材料。第一柱状体定位于所述特征内并延伸出所述特征至第一柱状体顶部。第一柱状体从特征垂直于基板表面延伸。在基板表面上沉积第一膜，使得第一膜覆盖基板表面和第一柱状体材料。移除第一膜以通过第一膜暴露第一柱状体顶部。移除第一柱状体材料，以在基板中留下空特征和通过第一膜的通道。在第一膜上沉积第二膜，使得第二膜填充基板中的特征和穿过第一膜的通道而形成第二柱状体。移除第二膜以暴露第一膜和第二柱状体的顶部。移除第一膜以使基板在特征中具有垂直于基板表面延伸的第二柱状体。

附图简要说明

为详细理解本发明的上述特征，可参照实施方式(其中一些图示于附图中)而对以上简要概述的本发明作更具体的描述。然而，应注意的是，附图仅图示本发明的典型实施方式，因此不应视为限制本发明的范围，因为本发明可认可其他同样有效的实施方式。

图1示出依据本公开内容的一个或多个实施方式的基板特征的横截面图；

图2A和图2B示出依据本公开内容的一个或多个实施方式的间隙填充工艺的横截面示意图；

图3示出依据本公开内容的一个或多个实施方式的氧化膜的横截面图；

图4示出依据本公开内容的一个或多个实施方式的氧化膜的横截面图；