[发明专利]磁随机存取存储器位单元中的高纵横比垂直互连存取互连

说明书

公开了磁随机存取存储器(MRAM)位单元中的高纵横比垂直互连接入(通孔)互连。在一个方面，示例性MRAM位单元包括在其中互连存取晶体管和磁隧道结(MTJ)的耦合列。耦合列跨多个互连层而设置。在一个方面，耦合列包括高纵横比通孔。在另一方面，高纵横比通孔直接连接在耦合到存取晶体管的漏极的漏极接触件与MTJ的端电极之间使得在耦合列中不提供互连线和/或互连岛。在某些方面，耦合列可以设置在互连线与相邻的互连线之间而不增加现有的互连线节距，从而允许MRAM位单元节距的减小。

优先权申请

本申请要求于2016年6月24日提交的题为“HIGH ASPECT RATIO VERTICALINTERCONNECT ACCESS(VIA)INTERCONNECTIONS IN MAGNETIC RANDOM ACCESS MEMORY(MRAM)BIT CELLS”的美国专利申请序列号15/192,068的优先权，其全部内容通过引用并入本文。

技术领域

本公开的技术一般地涉及磁随机存取存储器(MRAM)位单元，并且更具体地涉及磁隧道结(MTJ)与MRAM位单元的存取晶体管之间的互连。

背景技术

半导体存储设备用于电子设备中的集成电路(IC)中以提供数据存储。半导体存储设备的一个示例是磁随机存取存储器(MRAM)。MRAM是非易失性存储器，其中数据通过对MRAM位单元的一部分的磁隧道结(MTJ)进行编程来被存储。MRAM的一个优点在于，MTJ即使在电源关闭时也可以保留存储的信息。这是因为，数据被存储在作为小磁性元件的MTJ中而不是作为电荷或电流。

图1是MRAM位单元100的示意图，该MRAM位单元100包括MTJ 102以存储可以在IC中的MRAM阵列中提供的非易失性数据。提供金属氧化物半导体(MOS)(通常为n型MOS，即，NMOS)存取晶体管104(“存取晶体管104”)以控制对MTJ 102的读取和写入。存取晶体管104的漏极节点(D)耦合到MTJ 102的底部电极106，底部电极106耦合到MTJ 102的钉扎层108。字线(WL)耦合到存取晶体管104的栅极节点(G)。存取晶体管104的源极节点(S)通过源极线(SL)耦合到电压源(V_S)。电压源(V_S)在源极线(SL)上提供电压(V_SL)。位线(BL)耦合到MTJ102的顶部电极110，顶部电极110耦合到MTJ 102的自由层112。钉扎层108和自由层112由隧道势垒层114分开。可以改变自由层112的磁取向，但是钉扎层108的磁取向保持固定或“钉扎”。因此，数据可以基于自由层112的磁取向来被存储在MTJ 102中。当钉扎层108和自由层112的磁取向彼此反平行(AP)时，存在第一存储器状态(例如，逻辑“1”)。当钉扎层108和自由层112的磁取向彼此平行(P)时，存在第二存储器状态(例如，逻辑“0”)。

当将数据写入图1中的MTJ 102时，通过激活字线(WL)来激活存取晶体管104的栅极节点(G)。位线(BL)上的电压(V_BL)与源极线(SL)上的电压(V_SL)之间的电压差被施加。结果，在存取晶体管104的漏极节点(D)与源极节点(S)之间生成写入电流(I)。如果图1中的MTJ 102的磁取向将要从AP改变为P，则生成从顶部电极110流到底部电极106的写入电流(I_AP-P)，以相对于钉扎层108将自由层112的磁取向改变为P。如果磁取向将要从P改变为AP，则生成从底部电极106流到顶部电极110的写入电流(I_P-AP)，以相对于钉扎层108将自由层112的磁取向改变为AP。通过在写入电流(I)流过MTJ 102时感测电阻，钉扎层108和自由层112的磁取向可以被感测以读取存储在MTJ 102中的数据。