[发明专利]全垫覆盖边界扫描

权利要求书

1.一种集成电路，其包括：

功能电路；

测试电路；

第一组垫，其在第一状态中可操作用于将第一组测试信号传达到所述测试电路，并且在第二状态中可操作用于将输入/输出信号传达到所述功能电路；及

第二组垫，其不同于所述第一组垫，在所述第二状态中可操作用于将第二组测试信号传达到所述测试电路，用于测试在所述第二状态中与所述第一组垫相关联的信号。

2.根据权利要求1所述的集成电路，其中所述测试电路包括可配置扫描链，所述可配置扫描链包括多个扫描单元，其中所述多个扫描单元中的每一扫描单元与所述第一组垫及所述第二组垫中的一者中的相应垫相关联。

3.根据权利要求2所述的集成电路，且其进一步包括：

电路，其用于在所述第一状态中配置所述可配置扫描链，使得所述第一组垫传达绕过所述可配置扫描链中的相应扫描单元的所述第一组测试信号；及

电路，其用于在所述第二状态中配置所述可配置扫描链，使得所述第二组垫传达所述第二组测试信号，所述第二组测试信号绕过所述可配置扫描链中的相应扫描单元、并且用于测试在所述第二状态中连接到所述第一组垫中的相应垫的边界单元。

4.根据权利要求2所述的集成电路，其中所述多个扫描单元中的每一扫描单元包括：

串行寄存器，其用于接收串行链数据；及

电路，其用于在操作所述扫描单元用于将所述第二组测试信号传达到用于测试在所述第二状态中与所述第一组垫相关联的信号的所述测试电路时，阻止所述串行寄存器中的串行链数据到达对应于所述串行寄存器的垫。

5.根据权利要求1所述的集成电路，其中在所述第一状态中的所述第一组测试信号及在所述第二状态中的所述第二组测试信号包括JTAG信号。

6.根据权利要求1所述的集成电路，其中所述第一组垫包括双用途垫。

7.根据权利要求1所述的集成电路，其中所述第一组垫包括用于在一个时间传达JTAG测试信号的垫，及用于在另一时间传达UART信号的垫。

8.根据权利要求1所述的集成电路，其中所述第一组垫包括用于在一个时间传达JTAG测试信号的垫，及用于在另一时间传达SPI信号的垫。

9.根据权利要求1所述的集成电路，其中所述第一组垫包括用于在一个时间传达JTAG测试信号的垫，及用于在另一时间传达功能接口信号的垫。

10.根据权利要求1所述的集成电路，其中针对所述集成电路的垫总数目等于16或更少个垫。

11.根据权利要求1所述的集成电路，其中针对所述集成电路的垫总数目等于32或更少个垫。

12.根据权利要求1所述的集成电路，其中针对所述集成电路的垫总数目等于64或更少个垫。

13.一种测试电路可操作性的方法，其包括：

在第一状态中，将第一组测试信号施加到集成电路的第一组垫，所述集成电路包括功能电路及测试电路，并且用于将所述第一组测试信号传达到所述测试电路；及

在第二状态中，将第二组测试信号施加到集成电路的第二组垫，所述第二组垫不同于所述第一组垫，并且将所述第二组测试信号传达到所述测试电路用于测试与所述第一组垫相关联的信号。

14.根据权利要求13所述的方法，其中所述测试电路包括可配置扫描链，所述可配置扫描链包括多个扫描单元，其中所述多个扫描单元中的每一扫描单元与所述第一组垫及所述第二组垫中的一者中的相应垫相关联。