[发明专利]用于抑制数字电子电路中的单粒子瞬变或毛刺的方法和电路

说明书

本发明提供了一种用于抑制数字电子电路中的单粒子瞬变(SET)或单粒子翻转(SEU)的方法和电路。该电路包括接收数字电子电路的输出的第一输入和接收数字电子电路的冗余或重复输出的第二输入。该电路仅包括四个双输入门，其类型选自与门、或门、与非门和或非门中的两种。四个双输入门经过设置，使得仅第一输入或仅第二输入的逻辑电平变化时，最终电路的输出不变，且当第一输入和第二输入的逻辑电平匹配时，最终电路的输出等于第一输入和第二输入的逻辑电平。

交叉引用

该申请声明享有于2016年9月12日提交的，申请号为2016/06283的南非临时专利申请的优先权，且其在此作为引用文件引入。

技术领域

本发明涉及用于抑制数字电子电路中的单粒子瞬变(SET)或单粒子翻转(SEU)的方法和电路。特别地，本发明用于减轻组合电路中的SET和SEU，所述组合电路形成顺序电子电路中的一部分，如现场可编程门阵列(FPGA)和专用集成电路(ASIC)，但本发明的应用不限于此。

背景技术

空间计算操作的现场可编程门阵列(FPGA)的应用非常普遍。FPGA通常比同类的专用集成电路(ASIC)计算速度慢，无法处理设计复杂的任务，并且比ASIC具有更多的功耗。然而，FPGA有几个重要的优势，例如可缩短上市时间，对器件重新编程的能力强以及降低工程成本。由于这些功能特别有利于在航天器中的应用，太空社区已经积极评估了大多数新FPGA的辐射效应。然而，虽然FPGA为天基电子学提供了这些好处，但它们通常对单粒子效应(SEE)很敏感。

重离子(宇宙射线)或质子遭到轰击后会电离，从而引起SEE。电离在p-n结中会诱发出电流脉冲。单事件效应包括永久性损坏电路的效应，如单粒子锁定(SEL)，单粒子栅穿(SEGR)或单粒子烧毁(SEB)，以及不会永久损坏电路的，被称为“软错误”的单粒子瞬变(SET)。

SET通过电离带电粒子，在电路元件上沉积电荷引起的。这些沉积的电荷在电路元件中使局部电压电平升高，这可以非破坏性地改变双稳态元件的状态。在组合逻辑元件中，电荷将泄漏(通常在几百皮秒内)，并且元件将返回到正确的状态。但是，当同步逻辑在时钟边沿受到SET的干扰时，临时性的错误逻辑值被锁存到寄存器中。然后这个不正确的值可以通过电路的其余部分传播。锁存到寄存器的SET被称为单粒子翻转(SEU)。

例如，在卫星计算机中，由SEU引起的位翻转可以随机更改关键数据，随机更改程序数据或随机更改寄存器值。这些更改可能会导致软件执行意外的命令，从而导致软件“崩溃”。

FPGA中的SEU可能会影响用户设计触发器，FPGA配置存储器以及任何隐藏的FPGA寄存器，锁存器或内部状态。特别是配置存储器异常的问题，因为这种异常影响设计的状态和操作。配置异常可扰乱路由资源和逻辑功能，在某种程度上改变电路操作的方式。器件中单粒子翻转的影响不限于存储器单元的修改，它们还可能修改可配置逻辑块(CLB)内部和不同CLB之间的互连，从而产生与预想中完全不同的电路。

Flash型和反熔丝型FPGA具有对SET不敏感的配置存储器，并且用户逻辑中存在的任何SET都将是暂时性的。然而，在具有易失性存储器的FPGA中，特别是在基于SRAM的FPGA中，由SET引起的错误主要为配置存储器错误。基于SRAM的FPGA中的配置存储器错误不会消失，而是一直存在，直到电源复位在FPGA上加载新的新配置存储器或发生预定配置存储器复位。当SEU扰乱控制电路，例如状态机时，其可能会变成单粒子功能中断(SEFI)，使器件处于未定义状态，测试模式或暂停状态，此时需要重置或重新开机才能恢复。

从上文可以看出，缓解单粒子翻转的方案对于在航天应用领域成功设置FPGA，甚至ASIC是至关重要的。对于地面上的安全关键应用来说，单粒子翻转的缓解也很重要。

双模冗余(DMR)SEU缓解方案主要包括一个复制组合电路，并对该复制电路的输出结果进行比较。但是，大多数DMR解决方案通常只能检测SEU，但不能屏蔽或纠正它们。