[发明专利]用于抑制数字电子电路中的单粒子瞬变或毛刺的方法和电路

权利要求书

1.一种用于抑制数字电子电路中的单粒子瞬变(SET)或毛刺的电路，其特征在于，包括：

接收数字电子电路的输出的第一输入；

接收数字电子电路的冗余或复制输出的第二输入；和

仅四个双输入门，其类型选自与门、或门、与非门和或非门中的两种，四个双输入门经过设置，使得仅第一输入或仅第二输入的逻辑电平变化时，最终电路的输出不变，且当第一输入和第二输入的逻辑电平匹配时，最终电路的输出等于第一输入和第二输入的逻辑电平。

2.根据权利要求1所述的一种用于抑制数字电子电路中的单粒子瞬变(SET)或毛刺的电路，其特征在于，所述四个双输入门由两个与门和两个或门组成，第一与门和第一或门都同时接收第一和第二输入作为其输入，第一或门的输出为第一输出，第一与门的输出为第二输出，第二与门同时接收第一输出和电路的最终输出作为其输入，其输出为第三输出，第二或门接收第二输出和第三输出作为其输入，其输出为电路的最终输出。

3.根据权利要求1所述的一种用于抑制数字电子电路中的单粒子瞬变(SET)或毛刺的电路，其特征在于，所述四个双输入门包括3个反相门和一个非反相门。

4.根据权利要求3所述的一种用于抑制数字电子电路中的单粒子瞬变(SET)或毛刺的电路，其特征在于，所述三个反相门为与非门，所述非反相门为或门，或门接收第一和第二输入，其输出为第一输出，第一与非门接收第一和第二输入，其输出为第二输出，第二与非门接收第一输出和最终电路输出，其输出为第三输出，第三与非门接收第二输出和第三输出，其输出为最终电路输出。

5.根据权利要求3所述的一种用于抑制数字电子电路中的单粒子瞬变(SET)或毛刺的电路，其特征在于，所述三个反相门为两个与非门和一个或非门，所述非反相门为或门，第一与非门和或非门都接收第一输入及最终电路输出作为输入，第一与非门的输出为第一输出，或非门的输出为第二输出，或门接收第二输出和反相的第二输入作为输入，其输出为第三输出，第二与非门接收第一输出和第三输出作为输入，其输出为最终电路输出。

6.一种用于抑制数字电子电路中的单粒子瞬变(SET)或毛刺的方法，其特征在于，包括：

将数字电子电路的一个输出作为第一输入；

将数字电子电路的一个冗余或复制输出作为第二输入；

将第一输入和第二输入输入到逻辑电路中，所述逻辑电路只包括四个双输入门，其类型选自与门、或门、与非门和或非门中的两种，四个双输入门经过设置，使得仅第一输入或仅第二输入的逻辑电平变化时，最终电路的输出不变，且当第一输入和第二输入的逻辑电平匹配时，最终电路的输出等于第一输入和第二输入的逻辑电平。

7.根据权利要求6所述的一种用于抑制数字电子电路中的单粒子瞬变(SET)或毛刺的方法，其特征在于，所述将第一输入和第二输入输入到逻辑电路中，且所述逻辑电路只包括四个双输入门，该步骤具体包括：

将第一输入和第二输入输入到第一与门中；

将第一输入和第二输入输入到第一或门；

获取第一或门的输出和最终电路输出并将它们输入到第二与门中；

获取第二与门的输出和第一或门的输出并将它们输入第二或门；和

将第二个或门的输出作为最终的电路输出。

8.根据权利要求6所述的一种用于抑制数字电子电路中的单粒子瞬变(SET)或毛刺的方法，其特征在于，所述将第一输入和第二输入输入到逻辑电路中，且所述逻辑电路只包括四个双输入门，该步骤具体包括：

将第一输入和第二输入输入到第一与非门；

将第一输入和第二输入输入到或门；

获取或门的输出和最终电路输出并将它们输入到第二与非门；

获取第二与非门的输出和第一与非门的输出并将它们输入到第三与非门中；和

将第三与非门的输出作为最终电路输出。

9.根据权利要求6所述的一种用于抑制数字电子电路中的单粒子瞬变(SET)或毛刺的方法，其特征在于，所述将第一输入和第二输入输入到逻辑电路中，且所述逻辑电路只包括四个双输入门，该步骤具体包括：

将第一输入和最终电路输出输入到或非门；

将第一输入和最终电路输出输入到第一与非门；

将第二输入反相；

获取或非门的输出和反相的第二输入并将它们输入或门；

获取第一与非门的输出和或门的输出并将它们输入第二与非门；和

将第二与非门的输出作为最终电路输出。